ETSISI _ UPM _ 1_ Grado Ingeniería del Software _ Teoría y ejercicios de Ftos Físicos y Tecnológicos _ Tecnologia

Esta es una vista previa del archivo. Inicie sesión para ver el archivo original

Tecnologia/.DS_Store
__MACOSX/Tecnologia/._.DS_Store
Tecnologia/Problemas/ExamenParcialNov2012_solucion.docx
Examen Parcial. Fundamentos Físicos y Tecnológicos de la Informática.
Curso Académico 2012-2013. 27 de noviembre de 2012. 
Apellidos…………………………………………………….……………….Nombre……..……….
1. Fundamentos tecnológicos. (0.50 puntos)
1.1 Completar la siguiente tabla utilizando los procedimientos estudiados en clase. (0.25 puntos).
		Decimal
		Binario
		Hexadecimal
		97,32
		1100001,010
		61,4 (61,5)
		87,75
		1010111,110
		57,6 (57,C)
(Considere 1, 2 y 3 posiciones significativas para la parte fraccionaria en hexadecimal, decimal y binario respectivamente). Justifique los resultados obtenidos con las operaciones matemáticas adecuadas.
		Parte entera: 97
División entre 2 y Resto
· 97 1
· 48 0
· 24 0
· 12 0
· 6 0
· 3 1
Conversión: 97(10)=1100001(2)
		Parte fraccionaria: 0,32
Producto Resultado Parte Entera
0.32 X 2 = 0.64 0
0.64 X 2 = 1.28 1
0.28 X 2 = 0.56 0
Conversión: 0,32(10)=0,010(2) Con 3 bits existe error de precisión
Con agrupaciones de 4 dígitos binarios obtenemos su valor hexadecimal: 61,4(H)
		Parte Entera: 1010111
Num Peso Valor
1 1 1
1 2 2
1 4 4
0 8 0
1 16 16
0 32 0
1 64 64
 suma: 87
		Parte fraccionaria: 0,110
Posición Peso Valor
1 0.5 0.5
1 0.25 0.25
0 0.125 0
Suma = 0.7500
Con agrupaciones de 4 dígitos binarios obtenemos su valor hexadecimal: (H)
La conversión a hexadecimal puede dar diferentes resultados por errores de precisión, se lo realizamos tomando grupos de 4 posiciones binarias consecutivas o mediante divisiones sucesivas entre 16.
1.2 El circuito de la figura es una función lógica F=f(A,B) realizada con transistores MOS. (0.25 puntos).
		
		
				
		
		
		
		
		A
		B
		Q1
		Q2
		Q3
		Q4
		F
		0
		0
		ON
		ON
		OFF
		OFF
		1
		0
		1
		ON
		OFF
		OFF
		ON
		0
		1
		0
		OFF
		ON
		ON
		OFF
		0
		1
		1
		OFF
		OFF
		ON
		ON
		0
		
		
a)- Complete la tabla de verdad del circuito indicando los valores “0” ó “1” para A, B y F, e indique además el estado (ON u OFF) de los transistores Q1,Q2, Q3 y Q4 (0.15 puntos).
c)- ¿Qué función lógica realiza este circuito? Dibuje su símbolo en circuitos digitales. (0.10 puntos).
Es la función NOR de dos entradas: 
2. Dado el siguiente circuito: (0.50 puntos).
2.1 Determine a partir del circuito la expresión algebraica de la función F. (0.10 puntos)
2.2 Complete la tabla de verdad. (0.20 puntos)
		
		c
		b
		a
		F
		m0
		0
		0
		0
		1
		m1
		0
		0
		1
		0
		m2
		0
		1
		0
		0
		m3
		0
		1
		1
		1
		m4
		1
		0
		0
		1
		m5
		1
		0
		1
		1
		m6
		1
		1
		0
		1
		m7
		1
		1
		1
		1
 (Considere a bit menos significativo, y c bit más significativo)
2.3 Determine la forma canónica de F. (0.20 puntos)
En minitérminos: 
3
Vdd
Gnd
A
B
F
Q1
Q2
Q3
Q4
c
a
b
F
�
1�
Vdd
Gnd
AB
F
Q1
Q2
Q3
Q4
__MACOSX/Tecnologia/Problemas/._ExamenParcialNov2012_solucion.docx
Tecnologia/Problemas/Solucion ExamenFFTI 04-07-2011.doc
Apellidos y Nombre ……………………………………………………………………………………………………………………
Examen Final Fundamentos Físicos y Tecnológicos de la Informática. (10 puntos)
 4-Julio-2011
1.- Expresar el número 7B3AC16 a binario y decimal (2 puntos)
Solución:
Decimal : 7 · 164 + 11 · 163 + 3 · 162 + 10 ·161 + 12 · 160 = 504.748
Binario : 0111 1101 0011 1010 1100
2.- Se dispone de tres señales a, b y c que pueden tomar valor lógico 1 ( 5v ) ó 0 (0v) . Indique las conexiones que efectuaría en el circuito para obtener la función XNOR de a y b. No olvide indicar la alimentación del circuito. (2 puntos)
Solución:
Vcc = 5v;
GND= 0v;
A1 = a;
 B1 = b; 
Y1 = XOR de a y b 
 A2 = Y1;
 B2 = c = 5v;
 Y2 = xor(a y b) · c’ + [xor(a y b) ]’ · c = xnor(a y b)
3.- Indicar el modo de funcionamiento del bloque funcional de la figura, el nombre que recibe y la función que realizan las entradas P y L (2 puntos)
Solución: 
Se trata de un biestable JK con entrada de habilitación E (enable) y dos entradas asíncronas P (preset) y L (clear) que cuando se activan obligan a que la salida sea un 1 ó un 0 respectivamente independientemente de los valores del resto de señales.
La tabla de verdad del sistema es : 
		J
		K
		E
		Q(t+1)
		Q’(t+1)
		0
		0
		0
		Q(t)
		Q’(t)
		0
		1
		0
		Q(t)
		Q’(t)
		1
		0
		0
		Q(t)
		Q’(t)
		1
		1
		0
		Q(t)
		Q’(t)
		0
		0
		1
		Q(t)
		Q’(t)
		0
		1
		1
		0
		1
		1
		0
		1
		1
		0
		1
		1
		1
		Q’(t)
		Q(t)
4.- Dado el circuito de la figura, indicar su modo de funcionamiento y el nombre que recibe como bloque combinacional (2 puntos)
Solución:
Se trata de un Comparador de 1 bit.
Si A < B entonces L = 1 y el resto de salidas no se activan
Si A > B entonces C = 1 y el resto de salidas no se activan
Si A = B entonces E = 1 y resto de salidas no se activan
5.- El esquema de la figura representa a un Contador Asíncrono de Octavas en binario natural. Indique su funcionamiento. Realice las modificaciones pertinentes para transformarlo en un Contador de Décadas y justifíquelo. (2 puntos)
Solución:
Al tratarse de biestables JK y estar conectadas sus entradas a 1, siempre que llegue un pulso de reloj (en el flanco de bajada) las salidas conmutan. Salvo en el primero, la salida del biestable actúa como señal de reloj del siguiente. Así que partiendo de la situación 0000, al primer impulso de reloj conmutará el primer biestable y la salida será 0001, al llegar el segundo pulso de reloj, el primer biestable vuelve a conmutar y el segundo también y se obtiene 0010 y así sucesivamente. Al llegar a 0111 todas las entradas de la puerta Nand están a 1 y por lo tanto la salida será 0 activando la señal C que pone a cero todas las salidas.
Ahora se pretende que en lugar de contar Octavas , el contador cuente Décadas, es decir, de 0000 a 1001. Cuando llegue a este último estado, las salidas de los biestables Qa y Qd deben conectarse a la puerta Nand que producirá un nivel bajo a su salida que activará a su vez la señal CLEAR poniendo a nivel bajo todos lo biestables, esto es volviendo al estado inicial 0000 y las conexiones del sistema deben ser como se indica en la figura:
__MACOSX/Tecnologia/Problemas/._Solucion ExamenFFTI 04-07-2011.doc
Tecnologia/Problemas/Tema 10. problemas.v9.doc
PROBLEMAS DEL TEMA 10
 1. De qué tipo es el contador de la figura y cuál es su modulo. Desarrollar los cronogramas correspondientes
Solución: 
Contador asíncrono ascendente. Nótese que Q1 es negada, de ahí el cambio de flanco
 2. Cuál es la cuenta máxima del contador de la figura y porqué
Solución:
Se trata de un contador asíncrono ascendente. Los biestables de la figura cambian de estado por flanco de bajada. Empiezan su cuenta de la forma siguiente:
ABCD
00000 
10000
01000
11000
…….
Cuando A=D=1 se resetean todos los biestables. O sea, cuando 1001.
 3. Decir qué clase de contador es el de la figura y los estados por los que pasa (Suponer que el almacenamiento inicial es 000)
Solución:
 4. En la figura se representa el diagrama lógico de un Contador de Anillo que es un Registro de desplazamiento circular, conectado de tal forma que su último FF desplaza su valor hacia el primer FF. Determinar la tabla de secuencias y describa el funcionamiento del sistema suponiendo que el estado inicial
es Q3Q2Q1Q0 = 1000. La información se desplaza de izquierda a derecha y considere el bit menos significativo el del FF más a la derecha.
D_FF
D
SET
RESET
Q
~Q
 1kHz 5V
D_FF
D
SET
RESET
Q
~Q
D_FF
D
SET
RESET
Q
~Q
D_FF
D
SET
RESET
Q
~Q
Solución:
		Q3
		Q2
		Q1
		Q0
		Pulso Reloj
		 1
		0
		0
		0
		0
		0
		1
		0
		0
		1
		0
		0
		1
		0
		2
		0
		0
		0
		1
		3
		1
		0
		0
		0
		4
El Contador funciona como un contador MOD-4 debido a que tiene cuatro estados distintos antes de que se repita la secuencia. 
 5. En la figura se describe el diagrama lógico de un Contador Johnson que es un registro de desplazamiento circular donde la salida invertida del último Flip-Flop se conecta a la entrada del primero. Determine la tabla de secuencias del sistema y describa su funcionamiento.
 1kHz 5V
D_FF
D
SET
RESET
Q
~Q
D_FF
D
SET
RESET
Q
~Q
D_FF
D
SET
RESET
Q
~Q
Solución:
		Q2
		Q1
		Q0
		Pulso Reloj
		0
		0
		0
		0
		1
		0
		0
		1
		1
		1
		0
		2
		1
		1
		1
		3
		0
		1
		1
		4
		0
		0
		1
		5
		0
		0
		0
		6
El contador tiene seis estados distintos luego es MOD-6 pero no cuenta una secuencia binaria normal. El número de FFs siempre es la mitad del módulo.
 6. En el contador síncrono representado en la figura determine las expresiones de las entradas de control y especifique la Tabla de Excitaciones.
Solución:
la tabla de excitaciones resulta 
		Tabla de excitaciones
		Estado PRESENTE
		Entradas de Control
		Estado SIGUIENTE
		C
		B
		A
		JC
		KC
		JB
		KB
		JA
		KA
		C
		B
		A
		0
		0
		0
		0
		0
		0
		0
		1
		1
		0
		0
		1
		0
		0
		1
		0
		0
		1
		1
		1
		1
		0
		1
		0
		0
		1
		0
		0
		0
		0
		0
		1
		1
		0
		1
		1
		0
		1
		1 
		1
		0
		1
		1
		1
		1
		1
		0
		0
		1
		0
		0
		0
		1
		0
		0
		0
		0
		0
		0
		0
En el último caso C se resetea, A no cambia y B tampoco.
Se trata de un contador MOD-5 Autocorregible con tres estados sin utilizar.
 7. En la figura se indica un registro de desplazamiento de ocho bits tipo entrada en serie/salida en paralelo. Las dos entradas en serie A y B tienen estructura de puerta AND. La operación de desplazamiento ocurre en los flancos de subida (PGTs o positive going transition) de la entrada de reloj CLK y dispone de una entrada asíncrona CLR que actúa a nivel BAJO. Determinar la secuencia de estados a medida que se aplican pulsos de reloj, admitiendo que el contenido inicial del registro es 00000000.
74164N
3
4
5
6
1
2
9
810
11
12
13
QA
QB
QC
QD
QE
QF
QG
QH
A
B
CLK
~CLR
5V
VCC
NOT
Solución:
		Nº pulso entrada
		QA
		QB
		QC
		QD
		QE
		QF
		QG
		QH
		0
		0
		0
		0
		0
		0
		0
		0
		0
		1
		1
		0
		0
		0
		0
		0
		0
		0
		2
		1
		1
		0
		0
		0
		0
		0
		0
		3
		1
		1
		1
		0
		0
		0
		0
		0
		4
		1
		1
		1
		1
		0
		0
		0
		0
		5
		1
		1
		1
		1
		1
		0
		0
		0
		6
		1
		1
		1
		1
		1
		1
		0
		0
		7
		1
		1
		1
		1
		1
		1
		1
		0
		8
		1
		1
		1
		1
		1
		1
		1
		1
Cuando A=B=1 la entrada en serie es 1, entonces se desplazarán 1s en el registro cada PGT de la señal de reloj CLK. 
Como al inicio QH = 0, la entrada CLR está inactiva.
En el octavo pulso, el registro trata de cambiar al estado 11111111, pero esto es una situación momentánea debido a que cuando QH = 1 se produce un nivel bajo en CLR y se restablece el registro de inmediato a 00000000. Después se repite la secuencia en los siguientes ocho pulsos de reloj.
 8. La figura representa un Contador MOD-16 síncrono.
a) Si la salida de los Flips-Flops se encuentran en el estado 0100 y transcurren 6 pulsos de reloj ¿Cuál sería el nuevo estado de dichas salidas?
b) Si al llegar el pulso de reloj número decimosexto la entrada del primer biestable cambia a 0, ¿qué valor tendrían las salidas de los biestables en el pulso siguiente?
JK_FF
J
K
Q
~Q
SET
RESET
JK_FF
J
K
Q
~Q
SET
RESET
5V
VCC
JK_FF
J
K
Q
~Q
SET
RESET
JK_FF
J
K
Q
~Q
SET
RESET
 1000Hz 5V
A
B
AB
A
B
C
ABC
NOT
NOTNOTNOTNOT
AND2
AND3
Solución:
a) La tabla de transiciones del contador sería
		Conteo
		D
		C
		B
		A
		0
		0
		0
		0
		0
		1
		0
		0
		0
		1
		2
		0
		0
		1
		0
		3
		0
		0
		1
		1
		4
		0
		1
		0
		0
		5
		0
		1
		0
		1
		6
		0
		1
		1
		0
		7
		0
		1
		1
		1
		8
		1
		0
		0
		0
		9
		1
		0
		0
		1
		10
		1
		0
		1
		0
		11
		1
		0
		1
		1
		12
		1
		1
		0
		0
		13
		1
		1
		0
		1
		14
		1
		1
		1
		0
		15
		1
		1
		1
		1
		16
		0
		0
		0
		0
Luego si estamos en el estado 0100 y transcurren 6 pulsos de reloj, pasaremos al estado 1010.
b) Al llegar el pulso de reloj nº 16 el estado de los biestables será 1111. Si la entrada se cambiara a 0, se activaría la señal RESET, por lo que los biestables se pondrían a 0000 y se mantendrían en esa situación mientras no se modificase dicha entrada asíncrona.
__MACOSX/Tecnologia/Problemas/._Tema 10. problemas.v9.doc
Tecnologia/Problemas/Tema 6. problemas.v10.docx
PROBLEMAS DEL TEMA 6
Convertir el número de base decimal a octal 475,375(10
475:8=59 resto 3 	3 (número de menor peso entero)
59:8=7 resto 3	3
7:8=0 resto 7	7 (número de mayor peso entero)
0,375 x 8 = 3, 000 	3 (número de mayor peso fraccionario)
0,000 x 8 = 0		0 (número de menor peso fraccionario)
El resultado es 733,30(8
Convertir el número de base decimal a hexadecimal 475,375(10
475:16=29	resto 11 (B)		B (número de menor peso entero)
29: 16=1	resto 13 (D)		D
1:16=0		resto 1			1 (número de mayor peso entero)
0,375x16=6,000		6 (número de mayor peso fraccionario)
0,00x16=0			0 (número de menor peso fraccionario)
El resultado es 1DB,60(16
Convertir el numero 733,30(8 octal a binario 
El resultado es 111 011 011, 011 000 (2
Convertir el numero 1DB,99(16 binario 
El resultado es 0001 1101 1011, 1001 1001 (2
Convertir el número 10100101 binario a base 10 
10100101 = (1*2^7)+(0*2^6)+(1*2^5)+(0*2^4)+(0*2^3)+(1*2^2)+(0*2^1)+(1*2^0).
O lo que es lo mismo: 10100101 (base 2) = 128+0+32+0+0+4+0+1 (base 10) = 
165 (base 10)
Convertir el número hexadecimal AF34h a base 10 
AF34 (base 16) = (10*16^3)+(15*16^2)+(3*16^1)+(4*16^0) (base 10). 
O lo que es lo mismo: AF34 = (10*4096)+(15*256)+(3*16)+4 = 40960+3840+48+4 = 44852 (base 10)
Cambio de base 2 a base 16.
100100100101100(2 = 0100 1001 0010 1100(2 = 492C en base 16. 
Cambio de 492Ch a base 2.
492Ch = 0100 1001 0010 1100 = 100100100101100 en base 2
Obtener en decimal los siguientes números, expresados en bases distintas, mediante su polinomio equivalente (Teorema Fundamental de los Sistemas de Numeración):
0,327(8 = 3 x 8-1 + 2 x 8-2 + 7 x 8-3 
F8B,D4(16 = 15 x 162 + 8 x 161 + 11 x 160 + 13 x 16-1 + 4 x 16-2
Simplificar las siguientes expresiones booleanas
A + A • B = A (aplicando la cancelación)
A + B + C + (ABC) = 
(aplicando de Morgan) = A + B + C +A + B + C = (aplicando idempotencia) = A + B + C = (nuevamente Morgan) =(ABC)
A + B + C + ABC 
= (aplicando Morgan)= (ABC) + ABC = (aplicando la ley de complemento) = 1
(A + B) (A + C) 
= AA + AC + BA + BC = 
= A (1 + C) + B (A + C) =
= A + B (A + C) =A + BA + BC = (aplicando el T. de cancelacion) =
=A + BC 
Simplificar la función canónica 
F(w,z,y,x) = w’z’y’x + w’zy’x’ + w’zy’x + wz’yx’ + wzy’x’ + wzyx’
F(w,z,y,x) = w’z’y’x + w’zy’ (x’ + x) + wz’yx’ + wzx’ (y’ + y) = 
=w’z’y’x + w’zy’ +wz’yx’ +wzx’
Dada la tabla de verdad que se indica a continuación:
c	b	a	F
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1 
Representarla mediante su función lógica booleana en forma canónica algebraica y simplificarla
F (c,b,a) = c’ba’ + cb’a + cba’ + cba = c’ ba’ +cb’a + cb(a’+a) = 
=c’ ba’ +cb’a + cb 
Implementar solo con NAND las puertas: NOT, AND.
AND
 [ (A • B) • (A • B)] = (aplicando T. de identidad)= [ (A • B)] = AB
NOT
AND
Implementar con AND y NOT de dos entradas el producto:
 
Analizando el circuito de la figura obtener las funciones F:
 (
d
c
F
1
b
a
F
3
F
2
)
F1 = d’c
F2 = d’c + b’a
F3 = b’a
Analizar el circuito obteniendo su expresión algebraica.
F = [(d c a)’ (c’ba)’ + b’]’ 
Establecer la tabla de verdad que realiza el circuito e indicar la función lógica que realiza.
		Ve
		Q1
		Q2
		Vs
		0
		ON
		OFF
		1
		1
		ON
		ON
		0
Es un inversor.
Indicar cuál es la función que implementa el circuito CMOS de la figura y su tabla de verdad con el estado de los transistores
		A
		B
		Qn1
		Qn2
		Qp1
		Qp2
		S
		0
		0
		Off
		Off
		On
		On
		1
		0
		1
		Off
		On
		On
		Off
		1
		1
		0
		On
		Off
		Off
		On
		1
		1
		1
		On
		On
		Off
		Off
		0
Obtener la función lógica implementada por el circuito de la figura.
Solución:
En el circuito de la figura obtener las salidas correspondientes a los valores a=b=0 y a=0 y b=1 de las entradas (lógica positiva).
Solución:
4
ab
Vdd
s
�
�
�
 
a
s
b
Vdd�
Vdd
s=1
a=b=0
Vdd
s=0
a=0
b=1
�
�
�
�
a=b=0
__MACOSX/Tecnologia/Problemas/._Tema 6. problemas.v10.docx
Tecnologia/Problemas/Tema 7. problemas.v10.docx
PROBLEMAS DEL TEMA 7
Dada la tabla de verdad indicada implementarla con un mux de 8 a 1 
Solución:
Implementar la tabla de verdad anterior con 2 muxes de 4 a 1 y uno de 2 a 1.
Dado el circuito de la figura indicar de qué clase de circuito se trata.
Solución: Es un demultiplexor de 1 a 4
Dado el siguiente circuito mux que tiene ANDs de cuatro entradas hacer los cambios necesarios para que disponga de una entrada de validación (E) a nivel bajo.
Solución:
Introducir en cada AND la señal ~E
En el decodificador de la figura, si x=0 e y=1 ¿Qué línea queda habilitada?
Solución: La tercera salida
Implementar la función canónica F = x’.y’.z+ x’.y.z’+x.y’.z’ +x.y.z mediante un mux de 4 a 1.
. 
La salida F del MUX será F =S’1. S’0. I0 + S’1. S0. I1 + S1. S’0. I2 + S1. S0. I3 
Si asumimos que x = S1 , y = S0
Para obtener la función canónica indicada, los valores de la entrada serán I0 = I3 =Z ; I1 = I2 =Z’
 
Indicar que clase de circuito combinacional es el de La figura y obtener la tabla de verdad del circuito siguiente.
Solución: es un multiplexor 4 a 1
En el sistema de la figura, para la combinación S3S2S1S0 = 0001, determine qué información aparecerá en la salida X e indique cómo se puede denominar el sistema completo.
Solución:
S3= 0 implica que el multiplexor superior está habilitado por activarse a nivel bajo y el multiplexor inferior está inhabilitado por la misma razón. Entonces en X aparecerá la información de la entrada D1.
Se trata de un multiplexor de 16 entradas, formado por la combinación de dos multiplexores de ocho entradas.
Indique la función lógica que implementa el multiplexor de la figura.
Solución:
Un multiplexor puede utilizarse para implementar un circuito lógico que satisfaga una tabla de verdad. En este caso sería 
		C
		B
		A
		Y
		0
		0
		0
		0
		0
		0
		1
		1
		0
		1
		0
		1
		0
		1
		1
		0
		1
		0
		0
		0
		1
		0
		1
		0
		1
		1
		0
		0
		1
		1
		1
		1
y la función lógica sería 
Z = AB’C’ + A’BC’ + ABC
Indique los estados de las salidas del decodificador de la figura para los valores de las entradas: C = 0, B = A = 1
Solución:
Todas las entradas de habilitación estarán activadas, por lo que la porción de descodificación estará habilitada. Descodificará el código de entrada 0112 = 310 para activar la salida Y3. Por ende, Y3’ estará en nivel bajo y todas las demás salidas estarán a nivel alto.
Implementar la función indicada mediante un decodificador 3 por 8 y una puerta OR
Solución:
El esquema de la figura es un circuito combinacional muy difundido en aplicaciones digitales. Escribir tabla de verdad e indicar funcionalidad del mismo
Solución:
Es un decodificador 2 a 4, con A2 como entrada MSB . Z es la salida MSB y W la LSB. La tabla de verdad es:
El circuito de la figura es una función lógica F=f(A,B) realizada con transistores MOS. 
		
		
				
		
		
		
		
		A
		B
		Q1
		Q2
		Q3
		Q4
		F
		0
		0
		ON
		ON
		OFF
		OFF
		1
		0
		1
		ON
		OFF
		OFF
		ON
		0
		1
		0
		OFF
		ON
		ON
		OFF
		0
		1
		1
		OFF
		OFF
		ON
		ON
		0
		
		
a)- Complete la tabla de verdad del circuito indicando los valores “0” ó “1” para A, B y F, e indique además el estado (ON u OFF) de los transistores Q1,Q2, Q3 y Q4.
c)- ¿Qué función lógica realiza este circuito? Dibuje su símbolo en circuitos digitales..
Es la función NOR de dos entradas: 
Dado el siguiente circuito.
2.1 Determine a partir del circuito la expresión algebraica de la función F. 
2.2 Complete la tabla de verdad. 
		
		c
		b
		a
		F
		m0
		0
		0
		0
		1
		m1
		0
		0
		1
		0
		m2
		0
		1
		0
		0
		m3
		0
		1
		1
		1
		m4
		1
		0
		0
		1
		m5
		1
		0
		1
		1
		m6
		1
		1
		0
		1
		m7
		1
		1
		1
		1
(Considerea bit menos significativo, y c bit más significativo)
2.3 Determine la forma canónica de F.
En minitérminos: 
Key = 3
S3
Key = 0
S0
Key = 2
S2
Key = 1
S1
74HC151D
6
4
3
2
1
15
14
13
12
11
7
9
10
5
D0
D1
D2
D3
D4
D5
D6
D7
A
B
C
~G
~W
Y
74HC151D
6
4
3
2
1
15
14
13
12
11
7
9
10
5
D0
D1
D2
D3
D4
D5
D6
D7
A
B
C
~G
~W
Y
OR2
NOT
X
Y0
15
Y1
14
Y2
13
Y3
12
Y4
11
Y5
10
Y6
9
Y7
7
A
1
B
2
C
3
G1
6
~G2A
4
~G2B
5
U1
74LS138D
5V
VCC
Vdd
Gnd
AB
F
Q1
Q2
Q3
Q4
Vdd
Gnd
A
B
F
Q1
Q2
Q3
Q4
c
a
b
F
�
1�
__MACOSX/Tecnologia/Problemas/._Tema 7. problemas.v10.docx
Tecnologia/Problemas/Tema 8. problemas.v10.doc
PROBLEMAS DEL TEMA 3
 1. Realizar las siguientes sumas binarias:
Solución:
 2. Realizar las siguientes restas binarias
Solución:
 3. Hacer la siguiente división
Solución:
 4. Construir el semisumador (HA) con puertas lógicas. 
Solución:
 5. Implementar XOR con puertas AND, OR y NOT
Solución:
 6. Con los circuitos como los de la figura construir un sumador que sea capaz de sumar los números A4A3A2A1 y B4B3B2B1. 
 
Ci: acarreo entrante. Co: acarreo saliente
Solución:
 7. Realizar la siguiente multiplicación binaria
Solución
 8. Realizar la siguiente división binaria
Solución
 9. A partir del multiplicador de la figura dibujar un multiplicador de 2 bits
Solución.
 10. Sobre la arquitectura de figura, obtenga la tabla de verdad e indique la función que implementa, identificando sus entradas y salidas.
Solución:
 11. Con 1 half adder y 3 full adder se construir un sumador binario de 4 bits
Solución.
 12. Obtener la tabla de verdad de un restador completo de un bit, en donde Pi es el préstamo o la deuda de entrada, Po el préstamo de salida y R la resta. Deducir a partir de la tabla de verdad anterior la función resta (simplificada) del sustractor completo y finalmente dibujar un circuito digital (con 3 puertas o menos) que implemente un semi-restador y escribir su tabla de verdad.
Solución:
		A
		B
		Pi
		Po
		R
		0
		0
		0
		0
		0
		0
		0
		1
		1
		1
		0
1
		0
		1
		1
		0
		1
		1
		1
		0
		1
		0
		0
		0
		1
		1
		0
		1
		0
		0
		1
		1
		0
		0
		0
		1
		1
		1
		1
		1
Po=A'B'Pi+A'BPi'+A'BPi+ABPi =A’B+ PiXNOR(AB) ya que A'BPi'+A'BPi =A’B(Pi'+Pi )=A’B; y
A'B'Pi+ABPi=(A'B'+AB)Pi=XNOR(AB)Pi
R=A'B'Pi+A'BPi'+AB'Pi'+ABPi.= Pi'(A'B+AB')+Pi(A'B'+AB)= R=Pi'XOR(A,B)+PiXNOR(A,B)= XOR(Pi,A,B)
 13. Deducir la función lógica implementada por el circuito y su tabla de verdad. Indicar de que circuito se trata 
Solución:
Obtenemos la function canónica y simplificamos.
X=AB’C’+A’BC’+A’B’C+ABC= A(B’C’+BC)+A’(BC’+AB’C) = XOR(A,B,C)
Luego X=Suma (A,B,C)
Y=ABC’+AB’C+A’BC+ABC=AB(C’+C’)+C(AB`+A’B)=AB+C.XOR(A,B)
La función Y es igual al acarreo de un sumador completo.
Conclusión: el circuito de la figura es la implementación de un sumador completo.
__MACOSX/Tecnologia/Problemas/._Tema 8. problemas.v10.doc
Tecnologia/Problemas/Tema 9. problemas.v3.docx
PROBLEMAS DEL TEMA 9
Obtener un biestable D a partir de un JK.
Solución:
Obtener la TV del circuito de la figura e indicar que de clase de circuito se trata
 Solución: Biestable SR con entrada de habilitación a nivel alto
En el biestable JK de la figura para que sirven las entradas asínconas P y L
Solución: /clear y /preset.
Si P=0 (activo a nivel bajo) y L=1 (inactivo). P=0 fuerza la NAND a un “1” de salida Q
Si P=1 (inactivo) y L=0 (activo). L=0 fuerza la NAND a un “1” de salida /Q
Dado un biestable SR con entrada de reloj disparada por flanco positivo, construir un biestable SR que esté disparado por flanco negativo
Solución: 
Para construir un flip-flop disparado por flancos negativos sólo tenemos que invertir la señal de reloj antes de utilizarla en el circuito detector de flancos negativos
El esquemático de la figura representa a un Flip-Flop tipo D síncrono, Indique como sería la señal de salida si los datos de entrada y la señal de reloj son como se indica en la figura.
Solución:
En la figura se visualiza el bloque lógico de un flip-flop tipo D . Indique su tabla de verdad y analice su comportamiento explicándolo de forma precisa y escueta.
Solución:
Cuando la entrada de habilitación E está en ALTO, la entrada D producirá un nivel BAJO en ambas entradas SET’ y RESET’ del latch NAND, para hacer que Q tenga el mismo nivel que D. Si D cambia mientras E esté en ALTO , Q seguirá los mismos cambios de D.
Cuando E cambie a BAJO, la entrada D quedará inhibida, las entradas del latch se mantendrán en ALTO y Q se mantendrá en el nivel que tuviere.
		Tabla Verdad latch D
		E
		D
		Q
		0
		X
		Q0
		1
		0
		0
		1
		1
		1
Sobre el diagrama de bloques de la figura dibuje la señal de salida para los valores que se indican: 
 (
CLK
D
Q
)
Solución:
El Flip-Flop está sincronizado por la señal de reloj. Así que cuando D cambie a ALTO, Q cambiará a ALTO hasta la siguiente NGT(Negative-going transitions) del reloj. Este nivel ALTO en Q habilitará a la puerta AND para que pase los siguientes pulsos de reloj completos a la salida.
Dado el circuito de la figura, completar el cronograma
Solución:
Completar el cronograma mostrado de la salida Q. Asumir que en el estado inicial está a nivel bajo.
Solución:
D_FF
D
SET
RESET
Q
~Q
Key = E
ENABLE
Key = D
DATA
RESET'
SET'
Q'
Q
7400N
1
2
3
7400N
4
5
6
9
10
8
7400N
12
13
11
7404N
21
 400Hz 5V
NOT
AND2
D_FF
D
SET
RESET
Q
~Q
__MACOSX/Tecnologia/Problemas/._Tema 9. problemas.v3.docx
Tecnologia/Teoria/Tema 10.Subsistemas lógicos dedicados a la temporización y almacenamiento.v2.ppt
FUNDAMENTOS FÍSICOS Y TECNOLÓGICOS DE LA INFORMÁTICA
Tema 10. Subsistemas lógicos dedicados a la temporización y almacenamiento
*
Introducción. Definiciones
Contadores. Clasificación.
Contadores asíncronos
Contadores Comerciales
Registros. Concepto y Tipos
Registros Integrados Universales
Registro comercial
Indice
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
		El contador digital o binario es un circuito secuencial que proporciona en la salida, un código determinado del nº de pulsos de una señal de sincronismo de entrada.
		Construido a partir de biestables y puertas lógicas, es capaz de realizar el cómputo de los impulsos que recibe en la entrada destinada a tal efecto, 
		Habitualmente, el cómputo se realiza en un código binario, que con frecuencia será el binario natural o el BCD natural (contador de décadas).
		Los biestables pueden ser de cualquier tipo. Los más utilizados son el J-K, el T y el D.
Introducción. Contadores
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
		Según la forma en que conmutan los biestables, podemos hablar de 
		contadores síncronos (todos los biestables conmutan a la vez, con una señal de reloj común) o 
		asíncronos (el reloj no es común y los biestables conmutan uno tras otro).
		Según el sentido de la cuenta, se distinguen en 
		Contadores ascendentes, descendentes y UP-DOWN (ascendentes o descendentes según una señal de control)
		Según el código empleado
		Aiken, BCD natural (Cuenta diez estados de 0 a 9), binario, etc
Contadores. Clasificación
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
*
		Otra forma de clasificación de los contadores es según su módulo
		El Módulo de un contador es el máximo nº de estados diferentes por los que pasa (4, 8, 16, 32, 48, 64, etc)
		Según la cantidad de números que pueden contar, se puede hablar de contadores binarios de n bits (cuentan todos los números posibles de n bits, desde 0 hasta  2N-1)
		Un contador de décadas tendría modulo 10 
		Ejemplo, un contador de módulo 4 pasa por 4 estados, y contaría del 0 al 3. 
Contadores. Clasificación
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
		Los contadores se usan en muchas aplicaciones como
		Contar el Nº vehículos
		El Nº de objetos de una cadena de producción
		El Nº de eventos
		El tiempo. Divisor de frecuencia
		Generador direcciones de memoria
		Conversión de datos en formato serie y paralelo y viceversa
		Secuenciador ; etc.
Contadores. Aplicaciones
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
Contador asíncrono ascendente (Up)
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
Estado de partida 111. Como Q’1 es ascendente a 1, hace conmutar a cero el FF2. Lo mismo ocurre en el FF3.
Razonando de esta forma la cuenta es:
000, 001, 010,011,100, 101, 110,111.
*
Contador asíncrono descendente (Down)
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
El estado de partida es 000. Los FF son se activan por flanco de bajada.
Al llegar el primer flanco de bajada de CK pone a 1 el FF1. Como Q’1 está a 1, al cambiar a cero tenemos un flanco de bajada que pone a 1 el FF2. Lo mismo ocurre en el FF3.
El segundo flanco de CK, conmuta el FF1 a 0 y Q’1 presenta un flanco de subida al FF2 por lo que no cambia de estado (mantiene el 1). Como Q’2 no presenta flanco el FF3 no cambia de estado.
Razonado de esta forma se obtiene la siguiente secuencia:
111,110,101, 100, 011,010,001,000
*
Contador asíncrono reversible (up&down)
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
. 
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
. 
Si conectamos los biestables (activos en flanco de bajada) unimos Q’ con el ck del siguiente biestable. Luego tendremos un contador asíncrono descendente (ver diapositivas anteriores)
*
Contador asíncrono de décadas
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
. 
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
. 
Para realizar un contador modulo 10 (de 0 a 9) se necesitarían 4 flip flops. Con 4 FF de la forma indicada anteriormente podríamos contar hasta 16 estados diferentes (de 0 a 15), por lo que al llegar a 9 si queremos volver a 0 lo que hacemos es poner en cero todos los FF utilizando las entradas de CLEAR. 
Para hacer esto necesitamos decodificar el estado de numeración siguiente al mas alto con un circuito combinatorio adicional que haga que los FF, en lugar de mostrar un 10 (1010) muestren un cero (0000) haciendo un CLEAR en todos los FF. Esto se hace con la compuerta NAND que se muestra en el circuito. Se utiliza una compuerta NAND porque la entrada de CLEAR está negada. Esto quiere decir que los FF se resetean con un cero.
*
Contador síncrono ascendente
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
. 
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
. 
En los contadores síncronos las entradas de reloj de todos los flip flops se conectan juntas a un reloj común. De esta manera todos los FF cambian de estado simultáneamente (en paralelo). El circuito a continuación muestra un contador sincrono de 3 bits. 
*
Contador síncrono descendente
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
. 
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
. 
En este contador la entrada de reloj es común (activa por flanco de bajada)
Para ver su funcionamiento tomemos un ejemplo: DCBA= 0100. La próxima cuenta tendrá que ser DCBA = 0011. Veamos si es la salida A está siempre complementada luego vale 1 en la entrada de la primera AND. La salida B está igualmente complementada, luego su valor es 1 en la entrada de la puerta AND. La salida C está también complementada en la entrada de la segunda AND, luego su valor es cero. El FF4 no cambiará de estado. Luego A4A3 A2 A1 = 0 011.
*
Contador síncrono reversible (up&down)
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
. 
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
. 
El control de la cuenta es la entrada DOWN/UP’
Si la cuenta es ascendente (control acero), las puertas tachadas generan un “0”, lo que habilita la conectividad estudiada para los contadores síncronos ascendentes estudiados anteriormente.
De forma análoga se puede razonar con la cuenta descendente.
*
Contador comercial programable BCD con puesta a cero prioritaria (74160)
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
. 
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
. 
Este circuito integrado es un contador programable de 4 bits con carga de datos paralelo (ABCD). El reset es asíncrono. Dispone de una salida de acarreo para contajes en cascada, así como de dos entradas de control del contaje.
Pines:
La relación de pines de este integrado es la siguiente:
A, B, C, D: Pines de entrada de datos de preselección. Estos pines indican el valor de carga del contaje para realizar un contaje programado. La carga de estos pines se hace de forma paralela y síncrona. A es el bit de menor peso (LSB). Entradas sin inversión.
CK: Pin de entrada de reloj. El avance del contaje se realiza con cada flanco ascendente de la señal de reloj. Entrada sin inversión.
CLR’: Pin de reset. Se trata de un reset asíncrono, es decir, no se necesita que esta señal esté sincronizada en el tiempo con la señal de reloj. Entrada con inversión.
LOAD’: Pin de carga de los datos de preselección. Cuando se da un flanco ascendente de la señal de reloj y esta entrada tiene un nivel lógico bajo, se realiza la carga del dato de preselección de las entradas A...D al interior del contador. Entrada con inversión.
ENT, ENP: Pines de entrada control de contaje. La combinación del estado de estas dos entradas permite el control del contaje. Entradas sin inversión.
QA, QB, QC, QD: Pines de salida del contaje. Estas salidas indican el valor del contaje. QA es el bit de menor peso (LSB). Salidas sin inversión.
RCO: Pin de salida de sobrepasamiento. Cuando el contador se encuentra al máximo estado (1001) esta señal pasará a estado lógico alto. Esta señal puede ser utilizada como señal de reloj para sucesivos contadores en cascada. Esta señal se mantendrá en valor alto mientras dure el estado máximo de contaje. Salida sin inversión. 
Funcionamiento:
Un nivel lógico bajo en la entrada  pone todas las salidas a valor lógico bajo. Para realizar la carga del valor de las entradas de datos A, B ,C y D se deberá meter un nivel lógico bajo en la entrada cuando se dé un flanco ascendente de la señal de reloj. La función de contaje esta deshabilitada mientras la señal  se encuentre a nivel lógico bajo. Si se carga el contador con un valor de contaje superior al máximo (1001), el contador volverá a la secuencia de contaje normal.
El contador dispone de dos entradas de habilitado del contaje (T y P), éste empieza cuando estas dos entradas y la entrada de carga de los datos de preselección () tengan un nivel lógico alto. 
Vease simulación en:
http://meteo.ieec.uned.es/www_Usumeteog/comp_sec_contadores_sincronos.html
*
		Los registros son circuitos secuenciales capaces de almacenar una información de n bits de información.
		Internamente está constituidos por FFs tipo D.
		Son dispositivos síncronos
		Admiten dos operaciones básicas: lectura (R) y escritura (W)
		La entrada al registro sería la escritura y la salida y la salida la lectura
Registros
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
. 
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
. 
		Los registros pueden ser serie o paralelo
		Serie: los bits se transfieren uno a continuación del otro por una misma línea. Por tanto tienen una sola entrada de datos. Estos registros también se llaman regegistros de Desplazamiento (Shift registers)
		Paralelo: se intercambian todos los bits al mismo tiempo, utilizando un número de líneas de transferencia igual al número de bits que puede almacenar.
Tipos de registros (1)
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
		Los registros también se pueden clasificar en
		Entrada serie – Salida serie.
		Entrada serie – Salida paralelo
		Entrada paralelo – Salida serie
		Entrada paralelo – Salida paralelo
Tipos de registros (2)
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
Registros de entrada serie y salida serie
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
		La estructura de un registro serie paralelo es muy similar a la de un registro con entrada y salidas en serie. 
		Observamos que la única diferencia es que se le añade una salida a cada una de las salidas q del biestable: de esta manera se pueden obtener todos los datos a la vez
Registro de entrada serie y salida paralelo
FFTI. Tema
10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
. 
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
. 
Registros de entrada paralelo y salida serie
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
. 
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
. 
El funcionamiento es el siguiente: cuando en la entrada de selección desplazamiento /carga’ hay un 0 se realiza la carga. Con el inversor este cero se convierte en un 1 y por lo tanto las puertas NAND que hay arriba y debajo de los biestables se convierten en inversores.
A continuación se introducen los datos: en el bit que haya un 1, se activa el Preset, y en el que haya un cero, se activa el Clear.
Para el desplazamiento se coloca un 1 en Desplazamiento/Carga’ de esta manera se consigue que nunca se activan las entradas ni PR ni CL, ya que de las puertas NAND siempre saldrá un 1. El desplazamiento se realiza como en un registro serie-serie.
*
Registro de entrada paralelo y salida paralelo
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
. 
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
. 
		Se trata de un CI, que dispone de un registro dedesplazamiento, que permite carga serie, carga paralela, desplazamiento a izquierda y a derecha, mediante el uso de unas señales de control.
Registro de Desplazamiento Universal
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
. 
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
. 
El funcionamiento de este dispositivo es similar a los descritos anteriormente; cabe hacer notar que cuando se selecciona la operación de desplazamiento a la derecha el bit que se carga (entrada: DSR) queda registrado en la posición A (salida: QA), mientras que si seleccionamos la operación de desplazamiento a la izquierda, el bit que se carga (entrada: DSL) queda registrado en la posición D (salida: QD). 
*
Registro de Desplazamiento Universal TTL 74194
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
FFTI. Tema 10. subsistemas lógicos dedicados a la temporización y almacenamiento. *
__MACOSX/Tecnologia/Teoria/._Tema 10.Subsistemas lógicos dedicados a la temporización y almacenamiento.v2.ppt
Tecnologia/Teoria/Tema 6.Rev de conceptos tecnologicos de los S.Microinformaticos.v10.pptx
FUNDAMENTOS FÍSICOS Y TECNOLÓGICOS DE LA INFORMÁTICA
Tema 6.-Revisión de conceptos tecnológicos de los Sistemas Microinformáticos
1
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 2
ÍNDICE
Generalidades
El transistor MOS
Sistemas de representación numérica
Códigos
Algebra de Boole
Primitivas o puertas básicas
El circuito integrado
2
Circuito eléctrico
Circuito Electrónico
Generalidades. Circuito Eléctrico vs Electrónico
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 3
Cirto eléctrico: conjunto de elementos pasivos interconectados entre sí.
Cirto electrónico: conjunto de elementos activos y pasivos interconectados entre sí
3
Generalidades. Señal analógica vs digital
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 4
Tipos:
Analógica: Maneja y manipula señales continuas 
Digital: Maneja y manipula señales discretas 
Señal: 
Magnitud física que transporta información
En nuestro caso la una señal puede ser también la variación de una tensión eléctrica que se utiliza para transmitir información.
4
Generalidades. Señales digitales en los computadores
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 5
Señales eléctricas
Tecnología HW actual
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 6
El transistor MOSFET
es la base del HW actual
En 1959, Dawon Kahng y Martin M. (John) Atalla en los Laboratorios Bell inventaron el transistor de efecto de campo metal-óxido-semiconductor (MOSFET) como un avance y mejora sobre el diseño del transistor FET.
Es el transistor más utilizado en la industria microelectrónica, ya sea en circuitos analógicos o digitales, aunque el transistor de unión bipolar fue mucho más popular en otro tiempo. Prácticamente la totalidad de los microprocesadores comerciales están basados en transistores MOSFET
MOSFET: Metal Oxide Semiconductor Field Effect Transistor
Referencias: video sobre el MOSFET (http://www.youtube.com/watch?v=9JKj-wlEPMY)
6
Tipos de transistores
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 7
Tipos de MOSFET.
Mosfet de Deplexión o empobrecimiento, en los cuales Existe un canal por el cual circula la corriente aunque no se aplique tensión en la puerta.
Mosfet de Acumulación o enriquecimiento (enhancement).
En los cuales el canal por el cual circula la corriente se crea cuando se le aplica una tensión en la puerta.
7
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 8
Estructura del MOSFET de acumulación (EpMOS) 
p
n+
n+
p
n+
n+
p
n+
n+
Fuente (“source”)
Drenador (“drain”)
Puerta (“gate”)
Dielectrico
(SiO2)
Aluminio
Terminal
Sustrato (“body”)
Canal (“Channel”)
8
El transistor MOS (Metal Oxide Silicon), de canal n (nMOS) o p (pMOS), es una estructura física creada mediante la superposición de diferentes materiales:
Un sustrato (Substrate) tipo p ó n ligeramente dopado. 
Dos regiones tipo n ó p fuertemente dopadas por difusión de impurezas aceptadoras, Fuente (Source) y Drenador ( Drain), separadas por una región de substrato llamada canal. 
Una fina capa de aislante (SiO2) sobre el canal.
La Puerta (Gate) formada por aluminio sobre el dieléctrico de SiO2
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 9
Estructura del MOSFET de empobrecimiento (DpMOS) 
p
n+
n+
p
n+
n+
p
n+
n+
Fuente (“source”)
Drenador (“drain”)
Puerta (“gate”)
Aluminio
Terminal
Sustrato (“body”)
Canal (“Channel”)
Dielectrico
(SiO2)
9
El transistor MOS (Metal Oxide Silicon), de canal n (nMOS) o p (pMOS), es una estructura física creada mediante la superposición de diferentes materiales:
Un sustrato (Substrate) tipo p ó n ligeramente dopado. 
Dos regiones tipo n ó p fuertemente dopadas por difusión de impurezas aceptadoras, Fuente (Source) y Drenador ( Drain), separadas por una región de substrato llamada canal. 
Una fina capa de aislante (SiO2) sobre el canal.
La Puerta (Gate) formada por aluminio sobre el dieléctrico de SiO2
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 10
Resumen del funcionamiento de un EpMOS 
10
Inducción del canal
La tensión de polarización positiva en la región de puerta ocasiona, en primer lugar, repele los huecos libres (que están cargados positivamente) de la región superficial del sustrato, justo debajo del área cubierta por la zona metálica de puerta (la región del canal). Dichos huecos son empujados hacia abajo en el sustrato, dejando atrás una región con carencia de este tipo de portadores, mientras que los minoritarios o electrones libres siguen permaneciendo en dicha región que de esta forma cambia la polaridad o tipo de semiconductor de P (sustrato original) a N. 
Estado de corte
Cuando la tensión de la puerta es idéntica a la del sustrato, el MOSFET está en estado de no conducción: ninguna corriente fluye entre fuente y drenador.
Conducción lineal
Al polarizarse la puerta con una tensión positiva (nMOS), se crea una región de deplexión en la región que separa la fuente y el drenador. Si esta tensión crece lo suficiente,
aparecerán portadores minoritarios (electrones en pMOS, huecos ennMOS) en la región de deplexión que darán lugar a un canal de conducción. El transistor pasa entonces a estado de conducción, de modo que una diferencia de potencial entre fuente y drenador dará lugar a una corriente. El transistor se comporta como una resistencia controlada por la tensión de puerta.
Saturación
Cuando la tensión entre drenador y fuente supera cierto límite, el canal de conducción bajo la puerta sufre un estrangulamiento en las cercanías del drenador y desaparece. La corriente entre fuente y drenador no se interrumpe, ya que es debido al campo eléctrico entre ambos, pero se hace independiente de la diferencia de potencial entre ambos terminales.
En resumen: El MOS basa su funcionamiento en la aplicación de un campo eléctrico para gobernar el paso de la corriente eléctrica. De esta manera el FET funciona como una fuente de corriente con tensión controlada
Dinámica del transistor MOS
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 11
La primera figura muestra que el MOS de acumulación no deja pasar la corriente porque no hay canal. En la segunda figura existe canal gracias a la tensión de entrada y por ello circula corriente.
11
Símbolos del MOS
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 12
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 13
Curvas de entrada y salida del MOS de acumulación de canal N (EnMOS)
13
ZONA DE SATURACIÓN
Potencial efectivo de puerta inferior al potencial entre le drenador y la fuente
VGS - VT < VDS ; VGD < VT.
Como ya hemos visto, el canal no alcanza el drenador. En este caso la corriente no se produce a través del canal, sino a través de la zona de deplexión que tiene canal de resistencia muy elevada; por ello IDS = cte. 
Modos de funcionamiento del MOSFET. 
Circuitos equivalentes
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 14
Zona de corte
Zona lineal
Zona de saturación
nMOS
pMOS
(0<Vgs<Vt)
(0>Vgs>Vt)
Vds < (Vgs-Vt)
Vds > (Vgs-Vt)
Vds > (Vgs-Vt)
Vds < (Vgs-Vt)
Vgs<Vt
Ids=Isat
S
D
Modelo eléctrico equivalente
Rn o Rp
D
S
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 15
| VGS | < | Vth |
| VGS | > | Vth |
puerta
Fuente
Drenador
| VGS |
Abierto (off) (Puerta = ‘0’)
Cerrado (on) (puerta = ‘1’)
Ron
Modelo de interruptor nMOS
15
El MOS es básicamente un interruptor. Cuando se usa en el diseño de células lógicas, este puede estar ON u OFF. Cuando está ON, la corriente puede fluir entre el drenador y la fuente. Cuando está ON, ninguna corriente fluye entre el drenador y la fuente. Conclusión, el MOS está ON u OFF dependiendo del voltaje de puerta
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 16
puerta
Fuente
Drenador
| VGS |
Abierto (off) (Puerta = ‘1’)
Cerrado (on) (puerta = ‘0’)
Ron
Modelo de interruptor pMOS
| VGS | > | Vth | 
| VGS | < |Vth| 
16
Resumen del comportamiento digital del MOSFET
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 17
Los trts MOS pueden modelarse como conmutadores ideales controlados eléctricamente
17
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 18
Deficiencias de la puerta de paso nMOS
18
Cuando el condensador adquiere la tensión Vdd-Vt tendremos que…
Vgs=Vdd-(Vdd-Vt)=Vt
A partir de este momento el MOS de corta, el condensador deja de cargarse y la tensión de salida queda fijada a Vdd-Vt.
En suma, esta implementación degrada los “1s” (representados por la tensión Vdd) al no transmitir fielmente la señal de entrada.
Si la entrada fuese un “0” (Vin=0v) la capacidad se descargaría totalmente (Vc=0) sin ningún problema ya que Mn no se cortaría. Por tanto, esta implemetación transmite fielmente los “0s”.
En cuanto a una la implementación con pMOS ocurriría justamente lo contrario: degradaría los “0s”. 
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 19
Puerta de transmisión CMOS
19
Los transistores MOS funcionando por separado como puertas de paso son imperfectos pero complementarios:
– nMOS transmite sin degradar ‘0’ cuando la puerta vale. ‘1’.
– pMOS transmite sin degradar ‘1’ cuando la puerta vale ‘0’.
Una combinación en paralelo de un transistor nMOS y otro y pMOS con valores de puerta opuestos será una puerta de paso será una puerta de paso (o interruptor) perfecta.
– Si Si C=‘0’, ningún transistor conduce, la salida se aísla.
– Si Si C=‘1’ ambos transistores conducen, las salida sigue a la entrada
Cuando hay un ‘0’, el transistor nMOS lo transmite.
Cuando hay un ‘1’ lo transmite el transistor pMOS. 
Sistemas de representación numérica en el ordenador
Los elementos básicos que constituyen un ordenador son de naturaleza binaria, ya que sólo pueden adoptar dos valores, 0 y 1 (corresponden a dos niveles de tensión). 
Por ello, en toda la información suministrada es necesario establecer una correspondencia (sistema de representación) con el conjunto de todos los caracteres:
{A, B, C, D,...Z, a, b, c,...z, 0, 1,...9, /, +,...}
y el conjunto binario:
{0, 1}
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 20
Concepto de sistema de numeración
Se define un sistema de numeración, como 
el conjunto de símbolos 
y reglas 
 que se utilizan para la representación de cantidades. 
En ellos existe un elemento característico que define el sistema y se denomina base, siendo ésta el número de símbolos que se utilizan para la representación
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 21
Sistemas de representación numérica en el ordenador mas difundidos
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 22
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 23
Equivalencia entre sistemas numéricos
El sistema numérico en base 8 se llama octal y utiliza los dígitos 0 a 7 (base 8)
Por ejemplo, para cambiar de decimal a octal, el número 74 (en decimal) es 1001010 (en binario), lo agruparíamos como 1 / 001 / 010, de tal forma que obtengamos una serie de números en binario de 3 dígitos cada uno (para fragmentar el número se comienza desde el primero por la derecha y se parte de 3 en 3), después obtenemos el número en decimal de cada uno de los números en binario obtenidos: 1=1, 001=1 y 010=2. De modo que el número decimal 74 en octal es 112.
23
Teorema fundamental de los sistemas de numeración
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 24
Conversión de un número binario a decimal
La numeración binaria (o de base 2) es un sistema de representación posicional de números que representa valores numéricos usando dos símbolos: el cero (0) y el uno (1).
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 25
BIT = BInary digiT 
25
Conversión de decimal a binario
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 26
+S=mas significativo
-S=menos significativo
26
Conversión entre los sistemas binario, octal y hexadecimal
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 27
Conversión Octal – Binaria:
 (42)8 = ( 100)2(010)2 = (100010)2
Conversión Binaria – Octal
 (1010)2 = (001 010)2 = (12)8
Conversión Hexadecimal – Binaria:
(A5)H = (1010 0101)2
Tamaño de los datos binarios
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 28
Bit = digito binario  “0” o “1”
nibble = cuarteto o conjunto
de 4 bits
byte = octeto o conjunto de 8 bits
word = dos bytes o conjunto de 16 bits
Dword = dos palabras o conjunto de 32 bits
Qword = cuádruple palabra o conjunto de 64 bits
Códigos binarios
El código binario es el sistema de representación de textos de la computadora utilizando el sistema binario. Ejemplos:
Código BCD
Código ASCII
Código 7 segmentos
Códigos alfanuméricos
Códigos de detección y corrección de errores
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 29
BCD=Binary-Coded Decimal 
29
Códigos binarios
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 30
Los códigos de Gray y Johnson son útiles para la corrección de errores. El de Aiken y BCD-Exceso3 se utiliza para operaciones aritméticas.
El código Exceso 3 se obtiene sumando "3" a cada combinación del código BCD natural. 
30
Codificación binaria ASCII 
(American Standard Code for Information Interchange)
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 31
ASCII (acrónimo inglés de American Standard Code for Information Interchange — Código Estándar Estadounidense para el Intercambio de Información), pronunciado generalmente [áski] o [ásci] , es un código de caracteres basado en el alfabeto latino, tal como se usa en inglés moderno y en otras lenguas occidentales. Fue creado en 1963 por el Comité Estadounidense de Estándares (ASA, conocido desde 1969 como el Instituto Estadounidense de Estándares Nacionales, o ANSI) como una refundición o evolución de los conjuntos de códigos utilizados entonces en telegrafía.
31
Código 7 segmentos
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 32
Decodificador 
7-segmentos
El display de 7 segmentos o visualizador de 7 segmentos es un componente que se utiliza para la representación de números en muchos dispositivos electrónicos debido en gran medida a su simplicidad.
A cada uno de los segmentos que forman el display se les denomina a, b, c, d, e, f y g y están ensamblados de forma que se permita activar cada segmento por separado consiguiendo formar cualquier dígito numérico. A continuación se muestran algunos ejemplos:
Si se activan o encienden todos los segmentos se forma el número "8".
Si se activan sólo los segmentos: "a, b, c, d, e, f," se forma el número "0".
32
El álgebra Booleana y Shannon
El álgebra booleana es un álgebra que permite abstraer las principales operaciones algebraicas en un sistema binario. 
Es llamada así en honor del matemático George Boole, que la introdujo en 1847.
En su tesis de maestría en el MIT, Shannon demostró cómo el álgebra booleana se podía utilizar en el análisis y la síntesis de la conmutación y de los circuitos digitales
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 33
El álgebra de Boole es la base del lenguaje digital, a partir de unidades básicas de información, definidas por dos estados: el ‘si’ y el ‘no’, el 0 y el 1, abierto/cerrado, verdadero/falso, blanco/negro. Se denomina así en honor a George Boole, (2 de noviembre de 1815 a 8 de diciembre de 1864), matemático inglés que fue el primero en definirla como parte de un sistema lógico a mediados del siglo XIX
33
Axiomas del Algebra de Boole
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 34
Son propiedades indemostrables o postulados
34
Teoremas o leyes del Algebra de Boole
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 35
Idempotencia: Este teorema implica que cuando existen términos semejantes en una expresión, basta con escribir uno de ellos, o bien, que un término puede "desdoblarse" tantas veces como se quiera.
35
Teoremas o leyes del Algebra de Boole
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 36
6.Cancelación. Demostración:
A+A.B=A(1+B)=A.1=A
A.(A+B)=A2+AB)=A+AB=A(1+B)=A;
6.Otra formulación del T. cancelación. A+B =A+AB
Demostración:
A+B=(A+A)(A+B)=A+AB+AA+AB=(A+AB)+AB =(aplicando lo anterior) =A+AB
36
Principio de dualidad
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 37
Establece que si una expresión es valida en el álgebra de Boole, entonces su expresión dual también lo es.
Determinamos la expresión dual remplazando los operadores “+” por “.” y viceversa y todos los elemento 0 por 1 y viceversa.
Noción de función booleana
Una función booleana o función lógica es una expresión de operaciones booleanas enlazando variables que solamente pueden adquirir los valores 0 y 1.
Se expresa: f(a ,b ,c ,......., n) = {expresión lógica que involucra a las variables a ,b ,c , d,......, n}
Las funciones lógicas pueden representarse en dos formas diferentes: 
por su expresión algebraica o fórmula booleana, o
por su tabla de verdad
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 38
La tabla de verdad, se expresa en forma de tabla la correspondencia entre la variable de salida y cada combinación posible de valores de sus variables de entrada
38
Obtención de la función booleana desde la tabla de verdad
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 39
Expresión en forma canónica de la función lógica
Para una función booleana, un producto booleano en el que cada una de las variables aparece una sola vez (negada o sin negar) es llamado minitérmino.
Los maxiterminos son una expresión dual de los minitérminos. En vez de usar operaciones AND utilizamos operaciones OR y procedemos de forma similar.
Maxitérmino y minitérmino
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 40
Expresión canónica de una función booleana con minitérminos
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 41
Los miniterminos corresponden a los “1” en la tabla de verdad
41
Expresión de una función booleana con maxitérminos
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 42
Los maxiterminos corresponden a los “0” en la tabla de verdad
42
Componentes Digitales
Puertas: 
las puertas son dispositivos o componentes electrónicos discretos o integrados de menor complejidad, que soportan o materializan operaciones booleanas o lógicas.
Implementación de las puertas
Las puertas fueron fundamentalmente implementadas usando diodos y transistores que actuaban como conmutadores electrónicos, pero anteriormente también se construyeron con relés, lógica neumática y elementos mecánicos.
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 43
La neumática (del griego πνεῦμα "aire") es la tecnología que emplea el aire comprimido como modo de transmisión de la energía necesaria para mover y hacer funcionar mecanismos.
43
Primitiva o Puerta NOT
La puerta lógica NO (NOT en inglés) realiza la función booleana de inversión o negación de una variable lógica
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 44
		Entrada 		Salida 
		0		1
		1		0
Las primitivas son los componentes mas sencillos de un sistema.
-------------------------------------------------------------------
El símbolo b) es del IEC (International Electrotechnical Commission), y el c) de IEEE.
--------------------------------------------------------------------
Una variable lógica A a la cual se le aplica la negación se pronuncia como "no A" o "A negada”.
--------------------------------------------------------------------
En el conmutador:
Un contacto NA (normalmente abierto) representa una variable comutable (A’). Si la variable (A’=1) el conmutador se cierra. 
Un circuito cerrado se considera un uno lógico (1). 
Un circuito abierto se considera
un cero lógico (0). 
44
Primitiva o Puerta NO-Y
La puerta lógica NO-Y, más conocida por su nombre en inglés NAND, realiza la operación de producto lógico negado.
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 45
		Entrada 		Entrada 		Salida 
		0		0		1
		0		1		1
		1		0		1
		1		1		0
Primitiva o Puerta NO-O
La puerta lógica NO-O, más conocida por su nombre en inglés NOR, realiza la operación de suma lógica negada. 
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 46
		Entrada 		Entrada 		Salida 
		0		0		1
		0		1		0
		1		0		0
		1		1		0
46
La puerta OR-exclusiva
La puerta lógica OR-exclusiva, más conocida por su nombre en inglés XOR, realiza la función booleana A'B+AB'. 
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 47
		Entrada 		Entrada 		Salida 
		0		0		0
		0		1		1
		1		0		1
		1		1		0
47
Implementación con transistores de la puerta NOT
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 48
48
Implementación con transistores de la puerta NAND
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 49
PUN=Pull-up network
PDN=Pull-down network
49
Implementación CMOS de la puerta NAND
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 50
En la diapositiva se muestran los circuitos eléctricos para Va=Vb=0 y para Va=0 y Vb=Vdd
CMOS=Complementary metal-oxide-semiconductor 
50
Implementación CMOS de la puerta NOR
FFTI. Tema 1.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 51
Noción de circuito integrado (CI)
El CI es un circuito electrónico compacto, más o menos complejo, que soporta dispositivos tanto pasivos como activos, así como el conexionado entre ellos, y que han sido fabricados e integrados en una pieza única de Silicio 
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 52
Chip
Zócalo
Pin
El CI (chip) por dentro
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 53
Encapsulado de los CI
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 54
Es de tecnología bipolar
54
Integración de las primitivas o puertas básicas
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 55
Parámetros, estimadores, propiedades de los CI
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 56
Los parámetros básicos que caracterizan el comportamiento externo de un CI se pueden agrupar así:
Características estáticas 
Niveles de tensión y corriente de entrada y salida
de transferencia
Fan-in, Fan-out
margen de ruido que acepta un circuito sin confusión de sus niveles lógicos
Tensión de alimentación y potencia
Facilidad de interconexión con otras familias
Temperaturas de operación 
Características dinámicas
Tiempos de retardo, 
Tiempos de subida y bajada
Lógica positiva y negativa
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 57
Generalmente, la “lógica positiva” 
hace corresponder un valor de tensión alto al “1” 
y un valor de tensión bajo al “0” 
y viceversa para la “lógica negativa”
Se supone que las señales eléctricas con que trabaja un sistema digital son 0V y 5V. Es obvio que 5V debería ser el estado alto o uno lógico. Sin embargo la Lógica Negativa hace una asignación diferente.
Lógica Positiva
En esta notación al 1 lógico le corresponde el nivel más alto de tensión y al 0 lógico el nivel más bajo 
Lógica Negativa
 Aquí ocurre todo lo contrario, es decir, se representa al estado "1“ con los niveles más bajos de tensión y al "0“ con los niveles más altos.
57
Lógica positiva y negativa. Conversión
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 58
		a 		b		F
		0 v		0 v		5 v
		0 v		5 v		5 v
		5 v		0 v		5 v
		5 v 		5v		0 v
		a 		b		F
		0		0		1
		0		1		1
		1		0		1
		1		1		0
TVE de una F. Lógica.
kLP = NAND
LLN = NOR
TVE=tabla de verdad electrica
LP= Lógica positiva
LN=Lógica negativa
58
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 59
Características estáticas: Niveles de tensión de entrada y salida
Nivel alto de la salida (entrada), VOH (VIH).
nivel de tensión considerado como alto para la salida (entrada).
Nivel bajo de la salida (entrada), VOL (VIL).
nivel de tensión considerado como bajo para la salida (entrada).
59
Los CIs digitales de las diferentes familias lógicas trabajan con dos márgenes de tensiones que codifican un “cero” o un “uno”. Estas tensiones reciben el nombre de niveles lógicos y como ya hemos dicho, tanto el nivel lógico alto (1) como el bajo (0) están asimilados a intervalos de tensiones. 
La figura se ilustra el rango general de variación para los niveles de tensión –de entrada (i) o de salida (o)- alto y bajo. El límite VH(max) representa el máximo valor permitido para el nivel alto y el límite VH(min) representa el mínimo valor que puede tomar el nivel alto. Idénticas definiciones existen para el nivel bajo. El rango de tensiones entre VL(max) y VH(min) representa un intervalo de incertidumbre. Una tensión dentro de dicho rango podría ser interpretada por el elemento lógico que la utiliza, como un nivel alto o como un nivel bajo, pero nunca se podría determinar con seguridad cual será la interpretación a priori. 
Compatibilidad entre puertas lógicas
Para que dos dispositivos se “entiendan” el rango de valores de las salidas debe estar contenido en las entradas
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 60
60
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 61
Características estáticas: 
Fan-in y Fan-out
61
El fan-out es un parámetro que define número máximo de entradas a puertas (de la misma familia que la puerta en cuestión) que es posible conectar. Así en el caso de TTL el fanout es de 10, lo que significa que a la salida de una puerta TTL no se pueden conectar mas de 10 puertas de la misma familia sin arriesga el correcto funcionamiento del circuito digital.
El Fan-out se extrae a su vez de Fan-out a nivel bajo(Fan-out|L) y del Fan-out a nivel alto (Fan-out|H). El primero se refiere a la cargabilidad de salida a nivel alto (este el caso mostrado en la figura), o cuando en la salida se tiene un “1” (en lógica positiva), y el segundo cuando se refiere a la cargabilidad cuando en la salida tenemos un “0”.
El fanout absoluto o simplemente fanout coincide con el menor de los fanouts mencionados anteriormente.
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 62
Características estáticas: disipación de potencia
La tensión de alimentación y la disipación de potencia son dos características estáticas relevantes de un CI.
La disipación de potencia de una puerta lógica se calcula efectuando la multiplicación de la tensión de alimentación con la media aritmética de la corriente que circula cuando la salida es 1 (ICCH) y la corriente que circula cuando la salida es 0 (ICCL). 
62
Los CI consumen energía eléctrica que se transforma en energía calorífica, debido a que circula corriente desde la fuente de alimentación hacia tierra, pasando por las resistencias internas de las puertas. En consecuencia, las puertas lógicas disipan calor y puede hablarse de potencia consumida que depende del voltaje de alimentación y de la cantidad de corriente consumida.
Por ejemplo, para el CI 74AS00 la tensión de es de 5V, aunque el fabricante da un margen de valores de Vcc en el que asegura el buen funcionamiento del circuito (4.5V – 5.5V).
Características estáticas: temperaturas de operación
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 63
 C.I. TTL
 Comercial [ 0, 75 ºC]
 Industrial [ 0, 75 ºC]
 Militar [ - 55, 125 ºC]
 C.I. MOS
 Comercial [0, 85 ºC]
 Industrial [ - 40, 85 - 100 ºC]
 Militar [ - 55, 125 ºC]
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 64
Características dinámicas: tiempos de transición
Los tiempos de transición están asociados a los transitorios originados a las capacidades parásitas
Se definen entre los puntos correspondientes al 10% y 90% de la transición total de la tensión a la entrada de una puerta estándar de un CI, así tendremos:
Tiempo de subida (rise) (tr): 
tiempo asociado al cambio de tensión entre el 10 y el 90 %, o de estado bajo a estado alto.
Tiempo de bajada (fall) (tf): 
tiempo asociado al cambio de tensión entre el 90 y el 10 %, o de estado alto a estado bajo.
64
Características dinámicas: tiempos de transición
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 65
FFTI. Tema 6.Revisión de conceptos tecnológicos de las Sistemas Microinformáticos. 66
Características dinámicas: tiempos de propagación
Tiempo de propagación L-H (tplh): 
Tiempo de propagación H-L (tphl): 
Ambos se definen entre el 50% de la tensión de entrada y el 50% del pulso de salida.
Tiempo de p. medio = (tplh + tphl)/2
66
El tPLH (tiempo de propagación de bajo a alto) es el tiempo entre el 50% del impulso negativo de entrada y el correspondiente 50% del impulso de salida, cuando la salida cambia de 0 a 1. 
El tPHL (tiempo de propagación de alto a bajo) es el tiempo entre el 50% del impulso positivo de entrada y el correspondiente 50% del impulso de salida, cuando la salida cambia de 1 a 0 
TRANSISTORES
Mixtas
Bipolares
TTL
ECL
I2L
Monopolares
BiCMOS
JFET
Juntion FET
MOSFET
Metal Oxide 
Semic. FET
DeplexiónEnriquecimiento
Canal nCanal pCanal nCanal p
IGFET
Insulated Gate 
FET
�
Bipolares�
TRANSISTORES�
TTL�
BiCMOS�
Mixtas�
ECL�
I2L�
Monopolares�
JFET
Juntion FET�
MOSFET
Metal Oxide Semic. FET�
Deplexión�
Enriquecimiento�
Canal n�
Canal p�
Canal n�
Canal p�
IGFET
Insulated Gate FET�
P
NN
F
u
e
n
t
e
D
r
e
n
a
d
o
r
P
u
e
r
t
a
V
G
V
G
>V
th
V
D
-V
S
=0
P
NN
F
u
e
n
t
e
D
r
e
n
a
d
o
r
P
u
e
r
t
a
V
G
V
G
>V
th
V
G
-V
th
>V
DS
V
DS
E
G
E
D
P
NN
NN
F
u
e
n
t
e
D
r
e
n
a
d
o
r
P
u
e
r
t
a
V
G
V
G
>V
th
V
G
-V
th
<V
DS
V
DS
Zona de carga espacial
P
NN
NN
F
u
e
n
t
e
D
r
e
n
a
d
o
r
P
u
e
r
t
a
V
G
V
G
<V
th
V
DS
Zona de carga espacial
�
�
�
P
N
N
Fuente
Drenador
Puerta
VG�
VG>Vth
VD-VS=0
�
�
�
�
EG
P
N
N
Fuente
Drenador
Puerta
VG�
VDS�
ED
VG>Vth
VG-Vth>VDS
�
�
�
N
N
 
Zona de carga espacial
P
N
N
Fuente
Drenador
Puerta
VG�
VG>Vth
VG-Vth<VDS
VDS�
�
�
�
P
N
N
N
N
Fuente
Drenador
Puerta
VG�
VG<Vth
VDS�
Zona de carga espacial
I
D
V
GS
VDS constante
V
T
CorteSaturaciónLineal
VGS3
VGS2
VGS1
I
D
V
DS
Zona lineal
V
DS
<V
GS
-V
T
Zona de corte
Zona de saturación
V
DS
>V
GS
-V
T
V
DS
=V
GS
-V
T
�
Corte
Saturación
Lineal
ID
VGS
VDS constante
VT
�
VGS2
VGS3
VGS1
ID
VDS
Zona lineal
VDS<VGS-VT
Zona de corte
Zona de saturación
VDS>VGS-VT
VDS=VGS-VT
�
�
C
Vin=Vdd
Vout
A=Vdd
Fase I: carga 
del 
condensador
Mn en ON
Vgs>Vt
C
Vin=Vdd
Vout=Vdd-Vt
A=Vdd
Fase II: corte 
de Mn
Mn en OFF
Vgs=Vt
�
�
�
�
�
�
C�
Vin=Vdd�
Vout�
A=Vdd�
Fase I: carga del condensador
Mn en ON
Vgs>Vt
C�
Vin=Vdd�
Vout=Vdd-Vt�
A=Vdd�
Fase II: corte de Mn
Mn en OFF
Vgs=Vt
�
Corte
Saturación
Lineal
ID
VGS
VDS constante
VT
C
C
AB
Simbolizada por
A
B
C
C
Alta 
impedancia
A
C
C=1
A
C
C=0
B
B=A
�
�
�
�
�
 
C
A
B
C
C
C
A
B
Simbolizada por
�
�
Alta impedancia
A
C
C=0
B
 �
 �
B=A
Q3
Q2
D1
Q4
R
C
=1,6k
R
S
=130 Ω
V
CC
= 5 v
R
E
=1k
R
B 
=4k
Q1
V
I
V
O
Vin
V
DD
Vout
V
TO,n
�
�
�
�
�
�
�
�
�
�
�
 
P
D
N
PUN
Vs
Vdd
Va
Vb
Q3
Q2
D1
Q4
R
C
=1,6k
R
S
=130 Ω
V
CC
= 5 v
R
E
=1k
R
B 
=4k
V
O
A
B
�
�
�
Va
Vb
Vdd�
 
Vs
PUN
PDN
�
�
�
�
�
�
Vdd
Vs=Vdd
Va=Vb=0
Vdd
Vs=Vdd
Va=0
Vb=Vdd
�
�
�
�
Vdd�
Vdd�
 
Vs=Vdd
�
�
�
Va
Vb
Vdd�
 
Vs
PUN
PDN
Vdd
Vs=Vdd
Va=Vb=0
Vdd
Vs=0
Va=0
Vb=Vdd
VaVb
Vdd
Vs
�
�
�
�
Va=Vb=0
�
�
�
 
Va
Vs
Vb
Vdd�
Positiva
 
Lógica
 
alto)
 
voltaje
(
1
bajo)
 
voltaje
(
0
þ
ý
ü
®
®
H
L
V
V
__MACOSX/Tecnologia/Teoria/._Tema 6.Rev de conceptos tecnologicos de los S.Microinformaticos.v10.pptx
Tecnologia/Teoria/Tema 7.Estructuras y modulos logicos.v9.pptx
FUNDAMENTOS FÍSICOS Y TECNOLÓGICOS DE LA INFORMÁTICA
Tema 7.-Estructuras y módulos lógicos. Codificación y Decodificación. Demultiplexores. Comparación. 
1
FFTI. Tema 7.Estructuras y módulos lógicos. 2
ÍNDICE
Lógica combinacional. Circuitos MSI
Multiplexores
Demultiplexores
Codificadores
Decodificadores
Comparadores
Generadores/detectores de paridad
2
Las salidas dependen exclusivamente de la combinación binaria de las entradas. 
La funcionalidad se expresa mediante T. V. y/o F. Booleanas. 
Cada combinación de las variables de entrada (Vector de entrada) se corresponde con una y sólo una combinación de las variables de salida (Vector de salida)
Lógica combinacional
FFTI. Tema 7.Estructuras y módulos lógicos. 3
TV=Tabla de verdad
3
A finales de los 60 se introdujeron dispositivos integrados que contenían de 100 a 1000 transistores cada chip, llamados MSI, Integración a Media Escala (Medium-Scale Integration).
Estos contenían entre 10 y 100 puertas, p. ej. decodificadores, multiplexores, comparadores, generadores de paridad, etc.
Circuitos MSI
FFTI. Tema 7. Estructuras y módulos lógicos. 4
Multiplexor
Atendiendo al nivel de integración -número de componentes- los circuitos integrados se pueden clasificar en:
SSI (Small Scale Integration) pequeño nivel: de 10 a 100 transistores
MSI (Medium Scale Integration) medio: 101 a 1.000 transistores
LSI (Large Scale Integration) grande: 1.001 a 10.000 transistores
VLSI (Very Large Scale Integration) muy grande: 10.001 a 100.000 transistores
ULSI (Ultra Large Scale Integration) ultra grande: 100.001 a 1.000.000 transistores
GLSI (Giga Large Scale Integration) giga grande: más de un millón de transistores
4
Un multiplexor es un circuito digital que tiene 2n entradas de datos y una salida digital simple. La lógica de control selecciona una de la 2n entradas y la conecta a la salida
El multiplexor
FFTI. Tema 7.Estructuras y módulos lógicos. 5
El MUX traslada la información presente en un canal de entrada a la salida. El número del canal seleccionado es el que coincide con el nº decimal equivalente de la combinación binaria presente en las entradas de control
5
Un multiplexor es un selector de datos equivalente a un conmutador de "m" entradas y una salida, por lo que también recibe el nombre de selector de datos o conmutador electrónico
El multiplexor como conmutador
FFTI. Tema 7.Estructuras y módulos lógicos. 6
Multiplexor. Funcionamiento
FFTI. Tema 7.Estructuras y módulos lógicos. 7
Tabla de verdad de un Mux
FFTI. Tema 7.Estructuras y módulos lógicos. 8
Función Booleana de un MUX
FFTI. Tema 7.Estructuras y módulos lógicos. 9
MUX 2 a 1
I0
I1
S
Z
Z = S E0 + S E1
E0
E1
Tabla de verdad abreviada de un MUX de 4 a 1
FFTI. Tema 7.Estructuras y módulos lógicos. 10
		S1		S0		Z
		0		0		D1
		0		1		D2
		1		0		D3
		1		1		D4
Implementación de un MUX 4-a-1