Familias de circuitos integrados digitales - Ricardo Hernandez

Vista previa del material en texto

Familias de circuitos integrados digitales.
Los fabricantes de CI han estandarizado la forma de identificarlos, por lo que no importa quien sea el fabricante nosotros podemos conocer de qué familia es el CI, con solo ver su número de parte. Las familias lógicas a lo largo de la historia son:
1.- RTL (Lógica de transistor y resistencia).
2.- DTL (Lógica transistores y diodos).
3.- IIL (Lógica de inyección integrada).
4.- TTL (Lógica de transistor y transistor).
5.- ECL (Lógica de emisor acoplado).
6.- MOS (Semiconductor de óxido de metal).
7.- CMOS (Semiconductor de óxido de metal complementado).
RTL y DTL.
Las familias RTL (Lógica resistencia Transistor) y DTL (lógica Diodo Transistor) actualmente están obsoletas y se usan raramente en nuevos diseños. La RTL fue la primera familia que se uso extensamente y fue gradualmente remplazada por la DTL. Los circuitos integrados DTL actualmente también están obsoletos y estos fueron remplazados por la familia TTL. En la figura 3.6 se muestra un circuito RTL para una compuerta NOR, y también se muestra una compuerta NAND con tecnología DTL.
Figura 3.6 (a) Compuerta NOR básica. RTL (b) Compuerta NAND básica. DTL.
TTL “Lógica de transistor – transistor”
Este tipo de familia es el más usado para el diseño de sistemas digitales. Existen muchas versiones (o series) de compuertas básicas TTL. Existen cinco versiones de la familia TTL
1.- TTL normalizada.
2.- TTL bajo poder.
3.- TTL Alta velocidad.
4.- Schottky.
5.- Schottky bajo poder.
MOS “Semiconductor de Metal Oxido”
En esta tecnología la base de construcción son los transistores tipo MOS. Esta tecnología tiene la ventaja de poder integrar más transistores tipo MOS en una menor área que los transistores bipolares. En la figura 3.7 se muestra los tres circuitos lógicos construidos con MOS.
Figura 3.7 (a) Compuerta NAND básica. CMOS (b) Compuerta NOR básica. MOS.
MOS complementado “CMOS”.
Los circuitos MOS complementados obtienen ventaja del hecho de que ambos dispositivos de canal n y canal p pueden ser fabricados en el mismo substrato. Los circuitos CMOS consisten de ambos tipos de dispositivos MOS interconectados para formar funciones lógicas. La figura de la derecha muestra un inversor de tecnología CMOS.
3.1.1 Características y parámetros de funcionamiento.
Las familias TTL y CMOS.
La familia TTL esta constituida por varias series estas se muestra en las tablas de abajo. La diferencia entre las varias series TTL se encuentran en sus características eléctricas, disipación de potencia, los tiempos de retardo, y la velocidad de conmutación. Sin embargo la distribución de sus terminales o las operaciones lógicas no varían. 
	Series TTL
	Prefijo
	Ejemplo de CI
	TTL estandar 
	74
	7404 (Inversor)
	TTL Schottky
	74S
	74S04
	TTL Schottky de baja potencia
	74LS
	74LS04
	TTL Schottky avanzada
	74AS
	74AS04
	TTL Schottky avanzada de baja potencia
	74ALS
	74ALS04
	Series CMOS
	Prefijo
	Ejemplo de CI
	CMOS compuerta de metal
	40 o 140
	4001 0 14001 (NOR)
	CMOS compuerta de metal compatible con TTL
	74C
	74C02
	Compuerta de silicio con TTL, alta velocidad compatible en terminales.
	74HC
	74HC02
	Compuerta de silicio con TTL, alta velocidad compatible eléctricamente con TTL.
	74HCT
	74HCT02
Algunas de las configuraciones de compuertas logias TTL habituales y sus dígitos de identificación estándar son los siguientes:
· Cuádruple NAND de dos entradas: 00.
· Cuádruple NOR de dos entradas: 02.
· Inversor séxtuple: 04.
· Cuádruple AND de dos entradas: 08.
· Triple NAND de tres entradas: 10.
· Triple AND de tres entradas: 11.
· Doble NAND de cuatro entradas: 20.
· Doble AND de cuatro entradas: 21.
· Triple NOR de tres entradas: 27.
· NAND de ocho entradas: 30.
· Cuádruple OR de dos entradas: 32.
· Cuádruple XOR de dos entradas: 86.
· Cuádruple XNOR de dos entradas: 266.
Figura 3.8 Diagrama de configuración de lo pines de algunas compuertas lógicas.
Existen varios puntos que definen el funcionamiento de un circuito lógico, las principales características que se deben de cuidar al momento de realizar circuitos lógicos son:
· La velocidad de conmutación.
· La disipación de la potencia.
· El fan – out o capacidad de excitación.
· El producto velocidad – potencia.
· La tensión de alimentación continúa.
· Los niveles lógicos de entrada/salida.
Velocidad de conmutación.
La velocidad de conmutación limita la frecuencia o velocidad con la que opera un circuito lógico. La velocidad de conmutación depende del tiempo de retardo de propagación. El tiempo de retardo de propagación, tp de una puerta lógica es el intervalo de tiempo entre la aplicación de un impulso de entrada y la aparición del impulso de salida resultante.
En las compuertas TTL de la serie estándar, el retraso de propagación típico es de 11ns y para las puertas de la serie F es de 3.3ns. Para las compuertas CMOS de la serie HCT, el retardo de propagación es de 7ns, para la serie AC es de 5ns y para la serie ALVC es de 3ns. Todos los valores especificados dependen de determinadas condiciones de operación, tal y como se establece en las hojas de características.
Disipación de potencia.
La disipación de potencia, PD, de una puerta lógica es el producto de la tensión de alimentación continua y de la corriente media de alimentación. Normalmente, la corriente de alimentación cuando la salida de la compuerta esta a nivel BAJO es mayor que cuando la salida de la puerta esa a nivel ALTO. Generalmente, las hojas de características del fabricante especifican la corriente de alimentación para el estado de salida BAJO como ICCL y parar el estado ALTO como ICCH. La disipación de potencia media se determina mediante la siguiente ecuación:
(3-1)
Las compuertas de la familia CMOS tiene disipaciones de potencia muy bajas en comparación con la familia TTL. Sin embargo, la disipación de potencia en los dispositivos CMOS depende de la frecuencia de funcionamiento. Por ejemplo, la serie HC tiene una potencia de 2.75µW/compuerta cuando trabaja a 0Hz y de 600µW/compuerta para frecuencia de 1MHz.
La disipación de potencia para la los dispositivos de la familia TTL es independiente de la frecuencia. Por ejemplo, una compuerta NAND TTL estándar disipa una potencia promedio de 10mW/compuerta. Esto es el resultado de que:
Esta potencia de 40mW es la potencia total requerida por las cuatro compuertas del encapsulado. De este modo una compuerta NAND requiere una potencia promedio de 10mW.
Fan – Out y carga.
El fan – out de una puerta lógica es el número máximo de entradas de la familia de circuitos integrados de la misma serie que la puerta puede excitar, manteniendo a la vez los niveles de salida dentro de los límites especificados. El fan – out es un parámetro importante solo en la tecnología TTL. Dado que con los circuitos CMOS se asocian impedancias muy altas, al fan – out.
Para determinar cuantas entradas diferentes puede manejar la salida de un CI, se necesita saber la capacidad de la corriente de salida (esto es,e ) junto con los requerimientos de corriente de cada entrada (esto es, e ). Esta información siempre se encuentra en alguna forma en la hoja de especificaciones del fabricante de CI.
El fan – out se especifica en términos de cargas unidad. Una carga unidad para una puerta lógica es igual a una entrada de un circuito similar. Por ejemplo, una carga unidad para una compuerta 74LS00 (NAND) es igual a una entrada a una puerta lógica en la serie 74LS (no necesariamente una compuerta NAND), la cantidad de cargas unidad para una compuerta esta determinada por:
(3-2)
(3-3)
El producto velocidad – potencia (SPP).
El parámetro SPP (Speed – Power Product) puede utilizarse como una medida del funcionamiento de un circuito lógico que tiene en cuenta el retardo de propagación y la disipación de potencia. Es especialmente útil para comparar las distintas series de compuertas lógicas de las familias CMOS o TTL o para comparar una compuerta CMOS con una compuerta TTL.
El producto SPP de un circuito lógico es igual al productode propagación por la disipación de potencia, y se expresa en Joules (J), y esta determinada por la formula:
(3-4)
Niveles lógicos TTL y CMOS.
En los dispositivos TTL, los rangos de voltaje aceptables para los niveles lógicos 0 y 1 son los que se indican en la figura 3.9 (a). El voltaje de alimentación debe ser de +5 V (VCC). En los circuitos integrados CMOS, el voltaje de alimentación puede variar desde +3V hasta 18V, aunque +5V es el voltaje utilizado cuando se emplean circuitos integrados CMOS y TTL. En la figura 3.9 (b) se muestran los rangos para los niveles lógicos para la familia CMOS.
Figura 3.9 (a) Rango de voltajes para los niveles lógicos TTL. (b) Rango de voltajes para los niveles lógicos CMOS
Tensión de alimentación continua (VCC).
La tensión de alimentación continua típica para CMOS puede ser 5V; 3.3V, 2.5V, o 1.8V, dependiendo de la categoría. Una ventaja de CMOS es que las tensiones de alimentación pueden variar en un rango más amplio que los dispositivos TTL. La tensión de alimentación continua típica para dispositivos TTL es 5.0V con un mínimo de 4.5V y un máximo de 5.5V.
VDD
Q
A
VDD
QA