Descarga la aplicación para disfrutar aún más
Vista previa del material en texto
INSTITUTO POLITÉCNICO NACIONAL SECRETARÍA ACADÉMICA DIRECCIÓN DE ESTUDIOS PROFESIONALES EN INGENIERÍA Y CIENCIAS FÍSICO MATEMÁTICAS PROGRAMA SINTÉTICO CARRERA: Ingeniería en Computación. ASIGNATURA: Arquitectura de Computadoras SEMESTRE: Sexto OBJETIVO GENERAL: El alumno analizará las bases del diseño y construcción de los bloques de un sistema de cómputo ( procesador, memoria y subsistemas de entrada y salida), establecerá los criterios de selección de los elementos que darán origen a la velocidad, rendimiento y costo en una unidad procesadora. CONTENIDO SINTÉTICO: I. Antecedentes y Técnicas de Mainframes II. Algoritmos de Caché III. El Pipeline y sus Tipos. IV. Arquitectura de Grupo Reducido de Instrucciones. (RISC) V. Arquitectura de Procesador Escalable (SPARC) y Arquitecturas Paralelas. METODOLOGÍA: Participación de los alumnos con la guía del profesor, en la búsqueda y análisis de la información que permita la integración de los aspectos teóricos, prácticos y de resolución de problemas. EVALUACIÓN Y ACREDITACIÓN: Tres exámenes departamentales. Entrega de trabajos realizados en clase, tareas y prácticas de laboratorio. Participación en actividades individuales y de equipo. BIBLIOGRAFIA. Barry B.Brey Los Microprocesadores Intel Arquitectura de Programación e Interfases Prentice Hall. New York 5ª Ed. 2004. Pp. 21-176 Andrew S. Tanenbaum Organización de Computadoras Pearson. España 3ª Ed. 2002. Pp. 4-34, 68-216 Stallings, William, Organización y Arquitectura de Computadoras, Buenos Aires 3ª. Ed. Prentice may. Pp. 3-98, 189-216. INSTITUTO POLITÉCNICO NACIONAL SECRETARÍA ACADÉMICA DIRECCIÓN DE ESTUDIOS PROFESIONALES EN INGENIERÍA Y CIENCIAS FÍSICO MATEMÁTICAS ESCUELA: Escuela Superior de Ingeniería Mecánica y Eléctrica. CARRERA: Ingeniería en Computación. OPCIÓN: COORDINACIÓN: Academia de Microprocesadores DEPARTAMENTO: Ingeniería en Computación. ASIGNATURA: Arquitectura de Computadoras SEMESTRE: Sexto CLAVE: CLA034 CRÉDITOS: 7.5 VIGENTE: Agosto 2005 TIPO DE ASIGNATURA: Teórico-Práctica MODALIDAD: Escolarizada TIEMPOS ASIGNADOS HORAS/SEMANA/TEORÍA: 3.0 HORAS/SEMANA/PRÁCTICA: 1.5 HORAS/SEMESTRE/TEORÍA: 54 HORAS/SEMESTRE/PRÁCTICA : 27 HORAS/TOTALES: 81 PROGRAMA ELABORADO O ACTUALIZADO POR: Academia de Microprocesadores de ESIME Culhuacan. REVISADO POR: Subdirección Académica de ESIME Culhuacan. APROBADO POR: Consejo Técnico Consultivo Escolar de ESIME Culhuacan. Ing. Ernesto Mercado Escutia AUTORIZADO POR: Comisión de Planes y Programas de Estudio del Consejo General Consultivo del IPN. INSTITUTO POLITÉCNICO NACIONAL SECRETARÍA ACADÉMICA DIRECCIÓN DE ESTUDIOS PROFESIONALES EN INGENIERÍA Y CIENCIAS FÍSICO MATEMÁTICAS ASIGNATURA: Arquitectura de Computadoras CLAVE: CLA034 HOJA: 2 DE 9 FUNDAMENTACIÓN DE LA ASIGNATURA La Arquitectura de una computadora se define como todo aquello que impacta en la lógica de programación. Por lo tanto, la importancia de la asignatura para el Ingeniero en Computación, radica en el hecho de ser el enlace entre el software y el hardware, es decir, las técnicas arquitectónicas de diseño que influirán en los sistemas de software, como en el sistema operativo. Dentro de las asignaturas antecedentes de la materia de Arquitectura de Computadoras se encuentran: circuitos lógicos I y II pues le permiten conocer la constitución y diseño de un circuito digital así como su concepción como sistema. Así mismo, Arquitectura de Computadoras dará soporte a asignaturas como sistemas operativos, redes de computadoras y lenguajes para arquitecturas en paralelo. La asignatura de organización de computadoras se encuentra en el plan de estudios como antecedente de arquitectura de computadoras, y juntas representan el conocimiento completo de un sistema computacional. OBJETIVO DE LA ASIGNATURA El alumno analizará las bases del diseño y construcción de los bloques de un sistema de cómputo ( procesador, memoria y subsistemas de entrada y salida), estableciendo los criterios de selección de los elementos que darán origen a la velocidad, rendimiento y costo en una unidad procesadora. INSTITUTO POLITÉCNICO NACIONAL SECRETARÍA ACADÉMICA DIRECCIÓN DE ESTUDIOS PROFESIONALES EN INGENIERÍA Y CIENCIAS FÍSICO MATEMÁTICAS ASIGNATURA: Arquitectura de Computadoras CLAVE: CLA034 HOJA: 3 DE 9 No. UNIDAD I NOMBRE: Antecedentes y Técnicas de Mainframes OBJETIVOS PARTICULARES DE LA UNIDAD El alumno explicará los diferentes modelos y aportaciones de las arquitecturas computacionales mas representativas. HORAS No. TEMA T E M A S T P EC CLAVE BIBLIOGRÁFICA 1.1 1.1.1 1.1.2 1.2. 1.2.1 1.2.2 1.2.3 1.2.4 1.2.5 1.2.6 1.2.7 Historia Concepto de organización y arquitectura de Computadoras Generaciones computacionales Aportaciones de arquitectura computacional en las generaciones MARK I ENIAC / EDVAC IAS (Máquina de Von Newman) Serie 7000 de IBM Sistema 360 / 370 de IBM Burroughs 5000 Illiac IV Subtotal 3.0 6.0 9.0 1.5 4.5 1.5 3.0 10.5 6.0 6.0 2B,3B ESTRATEGIA DIDÁCTICA Elaboración de ejercicios y recopilación de información por parte del alumno de las distintas arquitecturas de microprocesadores, para su discusión en clase, con la coordinación del profesor, destacando las características, ventajas y desventajas de estas. Exposición por parte del profesor, de las arquitecturas y técnicas de diseño usadas en la creación de los microprocesadores actuales, utilizando diversos recursos didácticos. PROCEDIMIENTO DE EVALUACIÓN Se evaluará con un 10% el desempeño del alumno observando la metodología empleada en cada conjunto de ejercicios y en su sencilla aplicación. Se realizará un examen que abarcará los conocimientos adquiridos en las unidades I y II, como primer examen departamental, que contará un 60 % de la calificación teórica. Además, la realización de prácticas de laboratorio aportara un 30 % de la calificación total del departamental. INSTITUTO POLITÉCNICO NACIONAL SECRETARÍA ACADÉMICA DIRECCIÓN DE ESTUDIOS PROFESIONALES EN INGENIERÍA Y CIENCIAS FÍSICO MATEMÁTICAS ASIGNATURA: Arquitectura de Computadoras CLAVE: CLA034 HOJA: 4 DE 9 No. UNIDAD II NOMBRE: Algoritmos de Caché OBJETIVOS PARTICULARES DE LA UNIDAD El alumno explicará los diferentes métodos de manejo de la Memoria Caché como una forma de aumento de rendimiento, así como la influencia en el código de programación. HORAS No. TEMA T E M A S T P EC CLAVE BIBLIOGRÁFICA 2.1 2.2 2.3 2.3.1 2.3.2 Algoritmos de sustitución Algoritmos de búsqueda Algoritmos de escritura Write-Back Write-Through Subtotal 1.5 1.5 3.0 6.0 1.5 1.5 1.5 4.5 4.5 4.5 2B,3B ESTRATEGIA DIDÁCTICA Exposición por parte del alumno empleando prototipos, presentaciones y acetatos. Tareas, ejercicios y trabajos extraclase. Resolución de ejercicios de aplicación de los temas. PROCEDIMIENTO DE EVALUACIÓN Se evaluará con un 10% el desempeño del alumno observando la metodología empleada en cada conjunto de ejercicios y en su sencilla aplicación. Se realizará un examen que abarcará los conocimientos adquiridos en las unidades I y II, como primer examen departamental, que contará un 60 % de la calificación teórica.Además, la realización de prácticas de laboratorio aportara un 30 % de la calificación total del departamental. INSTITUTO POLITÉCNICO NACIONAL SECRETARÍA ACADÉMICA DIRECCIÓN DE ESTUDIOS PROFESIONALES EN INGENIERÍA Y CIENCIAS FÍSICO MATEMÁTICAS ASIGNATURA: Arquitectura de Computadoras CLAVE: CLA034 HOJA: 5 DE 9 No. UNIDAD III NOMBRE: El Pipeline y sus tipos. OBJETIVOS PARTICULARES DE LA UNIDAD El alumno evaluará los diferentes tipos de Pipeline, sus ventajas y problemas de control en los microprocesadores utilizados actualmente. HORAS No. TEMA T E M A S T P EC CLAVE BIBLIOGRÁFICA 3.1 3.2 3.3 3.3.1 3.3.1.1 3.3.1.2 3.3.1.3 3.3.1.4 3.4 3.5 3.6 3.7 3.8 Estructura del pipeline Desempeño del pipeline Tipos de pipeline El pipeline de instrucciones El problema de búsqueda El problema estructural El problema de datos El problema de control Tabla de reservación Vectores de colisión Pipelining y superescalaridad Pipeline aritmético y su aplicación Diseño del conjunto de instrucciones para una arquitectura segmentada. Subtotal 1.5 1.5 3.0 1.5 3.0 1.5 1.5 3.0 16.5 3.0 3.0 3.0 9.0 3.0 3.0 6.0 1C, 2B, 3B ESTRATEGIA DIDÁCTICA Exposición por parte del alumno empleando, presentaciones y acetatos. Discusión en clase con la coordinación del profesor. Resolución de ejercicios de aplicación de los temas. Realización de prácticas de laboratorio. PROCEDIMIENTO DE EVALUACIÓN Se evaluarán los ejercicios que el alumno realice, así como su participación en grupos de discusión, además de la búsqueda de información y exposición en clase con valor de un 10% el desempeño del alumno observando la metodología empleada en cada conjunto de ejercicios y en su sencilla aplicación. Se realizará un examen que abarcará los conocimientos adquiridos en la unidad III, como segundo examen departamental, que contará un 60 % de la calificación teórica. Además, la realización de prácticas de laboratorio aportara un 30 % de la calificación total del departamental. INSTITUTO POLITÉCNICO NACIONAL SECRETARÍA ACADÉMICA DIRECCIÓN DE ESTUDIOS PROFESIONALES EN INGENIERÍA Y CIENCIAS FÍSICO MATEMÁTICAS ASIGNATURA: Arquitectura de Computadoras CLAVE: CLA034 HOJA: 6 DE 9 No. UNIDAD IV NOMBRE: Arquitectura de Grupo Reducido de Instrucciones. (RISC) OBJETIVOS PARTICULARES DE LA UNIDAD El alumno comparará la arquitectura RISC y CISC, determinando sus ventajas y desarrollo en microprocesadores de uso cotidiano. HORAS No. TEMA T E M A S T P EC CLAVE BIBLIOGRÁFICA 4.1 4.2 4.3 4.4 4.4.1 4.4.2 4.5 Características de la arquitectura RISC Comparación contra CISC Arquitecturas representativas Intel 4004 – Pentium II (CISC) MIPS (RISC) ARM Diseño del conjunto de instrucciones para una arquitectura RISC. Subtotal 1.5 1.5 4.5 1.5 9.0 1.5 1.5 3.0 3.0 1.5 4.5 1C,2B ESTRATEGIA DIDÁCTICA Integración de nuevos conceptos. Discusión en clase con ejemplos ilustrativos. Realización de prácticas de laboratorio. Realización de trabajos y tareas extraclase. PROCEDIMIENTO DE EVALUACIÓN El tercer examen departamental abarcará las unidades IV y V, evaluando conocimientos adquiridos, lo que será un 60 % de la calificación. Un 10 % lo será los trabajos extraclase. Se evaluará la aplicación práctica de los conocimientos mediante pequeños prototipos que serán un 30% de la calificación. INSTITUTO POLITÉCNICO NACIONAL SECRETARÍA ACADÉMICA DIRECCIÓN DE ESTUDIOS PROFESIONALES EN INGENIERÍA Y CIENCIAS FÍSICO MATEMÁTICAS ASIGNATURA: Arquitectura de Computadoras CLAVE: CLA034 HOJA: 7 DE 9 No. UNIDAD V NOMBRE: Arquitectura de Procesador Escalable (SPARC) y Arquitecturas Paralelas. OBJETIVOS PARTICULARES DE LA UNIDAD El alumno explicará el funcionamiento de una arquitectura de procesador escalable (SPARC), así como el diseño de un prototipo donde se aplique lo visto en clase. HORAS No. TEMA T E M A S T P EC CLAVE BIBLIOGRÁFICA 5.1 5.2 5.3 5.3.1 5.3.2 5.3.3 5.3.4 Clasificación de Flynn Funcionamiento de una arquitectura vectorial La arquitectura de procesador escalable (SPARC) Registro de ventana. Modos de direccionamiento y sus de instrucciones El manejo de la ventana en procesos. Aplicaciones. Subtotal 1.5 1.5 1.5 3.0 3.0 1.5 1.5 13.5 3.0 3.0 6.0 1C 2B 3B ESTRATEGIA DIDÁCTICA Exposición por parte del alumno empleando, presentaciones y acetatos. Discusión en clase con la coordinación del profesor. Resolución de ejercicios de aplicación de los temas. Tareas, ejercicios y trabajos extraclase. PROCEDIMIENTO DE EVALUACIÓN El tercer examen departamental abarcará las unidades IV y V evaluando conocimientos adquiridos en un 60 %. Se evaluará la habilidad del alumno en la comprensión de los esquemas de operación de arquitecturas escalables y paralelos, así como su capacidad de aplicación en un prototipo que valdrá el 30 %. Además de un 10 % del desempeño e integración de los alumnos en las discusiones sobre temas selectos. INSTITUTO POLITÉCNICO NACIONAL SECRETARÍA ACADÉMICA DIRECCIÓN DE ESTUDIOS PROFESIONALES EN INGENIERÍA Y CIENCIAS FÍSICO MATEMÁTICAS ASIGNATURA: Arquitectura de Computadoras CLAVE: CLA034 HOJA: 8 DE 9 RELACIÓN DE PRÁCTICAS PRACT. No. NOMBRE DE LA PRÁCTICA UNIDAD DURACIÓN LUGAR DE REALIZACIÓN 1 2 3 4 5 6 7 8 Transferencia de registros con HDL Control microprogramado con HDL Unidad de lógica y aritmética con HDL Microcomputadora y memoria con HDL Algoritmos de caché Diseño de un pipeline estático Programación del método de tablas de control Programación del método de Tomasulo I I I II III III III IV Total 3.0 4.5 3.0 4.5 3.0 3.0 3.0 3.0 27.0 Todas las prácticas se realizarán en el Laboratorio de Microprocesadores INSTITUTO POLITÉCNICO NACIONAL SECRETARÍA ACADÉMICA DIRECCIÓN DE ESTUDIOS PROFESIONALES EN INGENIERÍA Y CIENCIAS FÍSICO MATEMÁTICAS ASIGNATURA: Arquitectura de Computadoras CLAVE: CLA034 HOJA: 9 DE 9 PERÍODO UNIDAD PROCEDIMIENTO DE EVALUACIÓN 1 2 3 I y II III IV y V 10% - Programas y ejercicios desarrollados en clase y extra clase. 60% - Examen del periodo. 30% - Prácticas de laboratorio 10% - Programas y ejercicios desarrollados en clase y extra clase. 60% - Examen del periodo. 30% - Prácticas de laboratorio 60% - Examen del periodo. 30% - Prácticas de laboratorio. 10% - Programas y ejercicios desarrollados en clase y extraclase. CLAVE B C BIBLIOGRAFÍA 1 2 3 X X X Barry B.Brey Los Microprocesadores Intel Arquitectura de Programación e Interfases Prentice Hall. New York 5ª Ed. 2004. Pp. 21-176 Andrew S. Tanenbaum Organización de Computadoras Pearson.España 3ª Ed. 2002. Pp. 4-34, 68-216 Stallings, William, Organización y Arquitectura de Computadoras, Buenos Aires 3ª. Ed. Prentice may. Pp. 3-98, 189-216. INSTITUTO POLITÉCNICO NACIONAL SECRETARÍA ACADÉMICA DIRECCIÓN DE ESTUDIOS PROFESIONALES EN INGENIERÍA Y CIENCIAS FÍSICO MATEMÁTICAS PERFIL DOCENTE POR ASIGNATURA 1. DATOS GENERALES ESCUELA: Escuela Superior de Ingeniería Mecánica y Eléctrica Unidad Culhuacan. CARRERA: Ingeniería en Computación SEMESTRE Sexto ÁREA: BÁSICAS C. INGENIERÍA D. INGENIERÍA C. SOC. y HUM. ACADEMIA: Microprocesadores ASIGNATURA: Arquitectura de computadoras ESPECIALIDAD Y NIVEL ACADÉMICO REQUERIDO: Licenciatura ó Maestría en Sistemas Digitales, Electrónica o Computación 2. OBJETIVOS DE LA ASIGNATURA El alumno analizará las bases del diseño y construcción de los bloques de un sistema de cómputo ( procesador, memoria y subsistemas de entrada y salida), estableciendo los criterios de selección de los elementos que darán origen a la velocidad, rendimiento y costo en una unidad procesadora. 3. PERFIL DOCENTE: CONOCIMIENTOS EXPERIENCIA PROFESIONAL HABILIDADES ACTITUDES Electrónica. Electrónica digital. Computación. Diseño de sistemas digitales. Programador de sistemas de cómputo. Áreas afines en el sector privado o público. Diseño de sistemas. Liderazgo. Manejo de grupo. Conocimientos de cómputo. Ética. Responsable. Respetuoso. Tolerancia. Compromiso Social. ELABORÓ REVISÓ AUTORIZÓ __________________________ __________________________ ________________________ Ing. Carlos A. Estrada Arriaga M. en C. Alberto Paz Gutiérrez Ing. Ernesto Mercado Escutia Presidente de la Academia Subdirector Académico Director de Microprocesadores FECHA: Agosto 2005
Compartir