Tarea11_VLSI_TGJL - Jorge González

Vista previa del material en texto

Universidad Nacional Autónoma de México
Facultad de Ingeniería
Diseño Digital VLSI
Grupo: 05 - Semestre: 2023-1
Tarea 11:
Comentarios sobre la ALU.
Fecha de entrega: 06/10/2022
Profesora:
M.I. Elizabeth Fonseca Chávez
Alumno:
Téllez González Jorge Luis
Facultad de Ingeniería Diseño Digital VLSI______________________________________________________________________________________________________________
Introducción
En la siguiente tarea se mostrarán los comentarios realizados a mis compañeros con respecto
a sus proyectos sobre la ALU automatizada. Posteriormente, se comentarán y explicarán 3
formas diferentes de implementar la pausa considerando los videos analizados de mis
compañeros.
Desarrollo
2
Facultad de Ingeniería Diseño Digital VLSI______________________________________________________________________________________________________________
3
Facultad de Ingeniería Diseño Digital VLSI______________________________________________________________________________________________________________
Implementación de la Pausa por compañeros
● La primer forma de resolver este problema se basó en implementar un switch de
“pausa” en la máquina de estados por medio de una serie de if’s (ya sea como primer
condición o como segunda condición a veri�car con elsif). Esto se basa en que, si se
cumple la condición, el estado siguente del estado presente sea el mismo estado
presente de forma que se rompa la transición al estado siguiente. Esta es la forma en
que también terminé implementando la pausa. Los primeros 4 videos comentados
emplearon esta forma con ciertas variaciones en la forma de implementar la
condicional, pero con la misma idea de la asignación del estado actual a sí mismo.
● La segunda forma a destacar consiste en que, en lugar de trabajar con la máquina de
estados, se empleó en su lugar el divisor de frecuencias para implementar la pausa.
Por ejemplo, el compañero Angel Alvarado Campos la implementó con la
condicional de que únicamente mientras el switch de pausa se encuentre en 0 lógico
se realizará el proceso de división del reloj interno de la FPGA.
● Por último, otra propuesta por parte de mi compañero Miguel Galán siguió la idea
de usar el divisor, pero en su lugar, añadió en su condicional tres elementos: que
exista un cambio en la variable clkl, que esté en alto y que, además, la variable de
control “enable” marcada por un switch esté en 1 lógico para pasar al proceso de
división y conteo.
4