arq comp - copia

Vista previa del material en texto

Desarrollo Manual 
 
 
 
 
 
 
 
 
 
 
 
 
 
Solución: 
Paso 1: El programa transfiere el contenido de la instrucción desde la memoria (MBR) 
hasta el registro de instrucción (IR). 
Paso 2: El programa transfiere desde el registro de dirección de memoria (MAR) la 
siguiente instrucción a ser almacenada por el acumulador (AC). 
Paso 3: El programa transfiere el contenido de la siguiente instrucción desde la memoria 
(MBR) hasta el registro de instrucción (IR). 
Paso 4: El registro de dirección de memoria (MAR) ejecuta una operación de escritura 
que reescribe el contenido almacenado en el acumulador (AC), y la cual consiste en una 
suma algebraica con los valores ubicados en el último registro de instrucción (IR) y el 
acumulador (AC) 
Paso 5: El programa transfiere el contenido de la siguiente instrucción desde la memoria 
(MBR) hasta el registro de instrucción (IR). 
Paso 6: El registro de dirección de memoria (MAR) ejecuta una operación de lectura del 
contenido almacenado en el acumulador (AC), el cual consta del resultado de la 
operación realizada en la instrucción dada en el cuarto ciclo. 
 
 
 
 
 
 
 
 
 
 
 
Solución: 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Solución: 
El procedimiento descrito en el enunciado, corresponde al método de corrección de 
errores propio de un proceso de transmisión de datos. La recepción de una secuencia 
de bits en un momento inesperado o de una longitud incorrecta, incluso una disposición 
imprevista, dejaría el nivel en el cual se ejecuta la transmisión en una situación inestable. 
Es de ahí que surge la razón para añadir bits adicionales a los que forman el mensaje 
original, para detectar errores de transmisión. Esto se logra agrupando los bits en 
bloques (tramas) que contienen los bits del mensaje, los bits adicionales, y además de 
esto, se incluyen campos de control, como el número de la trama. 
Esta manera de agrupar los bits para formar paquetes, permite controlar posibles errores 
en la transmisión, el emisor calcula estos bits adicionales a partir del resto a través de 
una operación que comparte con el receptor, quien de igual forma la aplica. En caso de 
discrepancia en los bits adicionales, el bloque se trata como erróneo, lo cual hace 
necesaria una retransmisión del paquete. 
Estas tramas son pequeñas, lo cual garantiza una probabilidad reducida de que haya 
bits con errores en la transmisión. 
Un ejemplo práctico de esta situación se puede apreciar en el nivel de enlace en el 
modelo OSI, los algoritmos aplicados en esa capa otorgan fiabilidad en la transmisión 
de las señales provenientes del nivel físico. 
 
 
 
 
 
 
 
Solución: 
El primer paso para representar los números enteros dados en el formato solicitado, es 
expresarlos en binario, dividiendo repetidamente entre 2, hasta reducir el número a su 
mínima expresión. Luego tomar los cocientes de derecha a izquierda, y esa combinación 
resultante, transformarla a binarios de 8 bits, completando con ceros hasta donde sea 
requerido. Posteriormente, se aplica la representación en signo y magnitud, en la cual 
el primer valor del número representa el signo, donde un 0 indica que se trata de un 
número positivo, y un 1 indica que se trata de un número negativo. 
En el cuadro que se muestra a continuación, se recopilan los resultados obtenidos al 
realizar el procedimiento descrito con los primeros 30 números impares, como se pide 
en el enunciado. Debido a que no se especifica cuáles de los números son negativos, 
la elección de los mismos fue arbitraria. 
 
Número 
decimal 
Número 
binario 
Transformación 
a Signo 
Magnitud 8 bits 
Signo 
Magnitud 8 
bits negativo 
1 1 00000001 
3 11 00000011 10000011 
5 101 00000101 10000101 
7 111 00000111 10000111 
9 1001 00001001 
11 1011 00001011 10001011 
13 1101 00001101 
15 1111 00001111 10001111 
17 10001 00010001 10010001 
19 10011 00010011 
21 10101 00010101 10010101 
23 10111 00010111 10010111 
25 11001 00011001 
27 11011 00011011 10011011 
29 11101 00011101 
31 11111 00011111 10011111 
33 100001 00100001 
35 100011 00100011 
37 100101 00100101 10100101 
39 100111 00100111 10100111 
41 101001 00101001 
43 101011 00101011 
45 101101 00101101 10101101 
47 101111 00101111 
49 110001 00110001 
51 110011 00110011 10110011 
53 110101 00110101 10110101 
55 110111 00110111 
57 111001 00111001 
59 111011 00111011 
 
La lista a procesar por la computadora, quedaría de la siguiente forma: 
 
 
 
 
 
 
 
 
00000001 10001011 10010101 10011111 00101001 10110011 
10000011 00001101 10010111 00100001 00101011 10110101 
10000101 10001111 00011001 00100011 10101101 00110111 
10000111 10010001 10011011 10100101 00101111 00111001 
00001001 00010011 00011101 10100111 00110001 00111011 
 
 
 
 
 
 
 
 
 
 
Solución: 
La tabla de la verdad planteada representa un circuito combinacional que posee n 
entradas y 2n salidas digitales. En este tipo de circuito, solo una de las salidas puede 
estar activa, mientras que el resto permanece en reposo. Este tipo de circuito se conoce 
como decodificador, y en este caso, se trata de un decodificador 3:8, es decir, posee 
tres entradas y ocho salidas. 
El diagrama de compuertas correspondiente se presenta a continuación: 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Solución: 
Las instrucciones planteadas en el enunciado corresponden a distintos tipos de 
interrupciones: 
 
A través del pin INTR: Es una interrupción iniciada por hardware, es externa y 
enmascarable. Si se da este tipo de interrupción y además encuentran habilitadas las 
interrupciones del registro de estado, se inicia el proceso de interrupción finalizando la 
ejecución de la instrucción actual, se actualiza el registro de estado, guardando el 
contenido del conjunto de registros; en el stack, se emite la señal de reconocimiento 
de interrupción (INTA), al recibirla el dispositivo que interrumpe vuelca en el bus su 
vector, el cual determina el puntero a la rutina de interrupción, la cual toma control del 
vector. Una vez terminada esta rutina, continúa con la ejecución del programa 
interrumpido. 
A través del pin NMI: Es una interrupción iniciada por hardware, es externa y no 
enmascarable. Este tipo de interrupción tiene prioridad sobre aquella que se ejecuta en 
el pin INTR. Las rutinas que ejecuta, son del tipo 2 (falla de alimentación). El vector 
es reemplazado internamente. En estos casos, el registro de estado es eliminado de 
forma automática, a fin de enmascarar posibles interrupciones iniciadas por el pin INTR. 
A través de la instrucción INT XX: Es una interrupción iniciada por software, es externa, 
y básicamente se encarga de transferir el control a un nuevo programa cuando es 
activada. El dispositivo que interrumpe suministra, durante el proceso un valor de 8 bits 
que es usado como un vector hacia el tipo de interrupción que corresponda. 
 
Fin del Desarrollo Manual