circuitos secuenciales

Vista previa del material en texto

Circuitos Secuenciales
Universidad Nacional de Salta
Facultad de Ciencias Exactas
Departamento de Informática
Circuitos Secuenciales
Los circuitos secuenciales o 
sincrónicos funcionan sobre la 
base del tiempo.
Es decir, las salidas dependen no 
sólo de las entradas.
Sino del estado en que estaban 
las salidas y del tiempo.
Combinacionales Vs. Secuenciales
En los circuitos combinacionales, la única noción temporal que interviene 
es el presente. En cambio, en los circuitos secuenciales se tiene en cuenta 
la evolución temporal de las señales (y aparece la noción de futuro).
 Reloj: es un circuito digital que genera una señal 
que sirve para determinar los instantes en que un 
circuito secuencial “ve” el valor de las señales, o 
“es sensible”, y responde en consecuencia. Esta 
tarea que lleva a cabo la señal de reloj se llama 
sincronización de los circuitos
Relojes
Generador de señal de reloj HO-25B
 Una señal de reloj (en inglés clock signal, o
simplemente clock) es en la electrónica digital una
señal binaria, que sirve para coordinar las acciones
de varios circuitos en sistemas digitales complejos.
 Discretización: El reloj discretiza el tiempo, en lugar 
de verlo como una dimensión continua, los circuitos 
lo ven como una secuencia de instantes.
Relojes
Reloj Digital: Circuito que emite
una serie de pulsaciones con un ancho
de pulsación precisa y a intervalos
constantes.
Relojes Digitales
Señal Periódica o Cíclica
Flanco ascendente (de 0 a 1)
Flanco descendente (de 1 a 0)
Ciclo - El intervalo que hay entre un flanco ascendente y el siguiente 
se llama ciclo o ciclo de reloj. 
Período (T) - La duración de un ciclo es un periodo de T segundos.
Frecuencia (Hertzios, KHz 103, Mhz 106, GHZ 109) – ciclos por 
unidad de tiempo
Periodo = 1 / Frecuencia
Relojes
 La frecuencia del reloj es la inversa del periodo, es decir, es el número de 
ciclos de reloj que ocurren durante un segundo. Se mide en hercios (ciclos 
por segundo); lo más habitual es usar el múltiplo gigahercios (mil millones 
de ciclos por segundo), que se abrevia GHz.
 Por ejemplo, si tenemos un reloj con un periodo de 0,75 nanosegundos, su 
frecuencia es la siguiente: (seg ms 10-3 μs 10-6 ns 10-9)
 La señal de reloj puede sincronizar los circuitos de varias formas, en este 
curso utilizaremos la sincronización por flanco ascendente. Otras formas de 
sincronización son por nivel 0, por nivel 1 y por flanco descendente. 
Frecuencia/Periodo
 ¿Cuál es el periodo del reloj de un procesador Intel 
Celeron E1200 que funciona a 1,6 GHz?
 Si tenemos un reloj con un periodo de 0,5 nanosegundos, 
¿Cuál será su frecuencia?
Frecuencia/Periodo
 ¿Cuál es el periodo del reloj de un procesador Intel 
Celeron E1200 que funciona a 1,6 GHz?
T=1/(1,6 x 109) = 0,625 x 10-9 = 0,625 nanosegundos
 Si tenemos un reloj con un periodo de 0,5 nanosegundos, 
¿Cuál será su frecuencia?
F=1/(0,5x10-9)=2x109=2GHz
 La señal reloj define a que velocidad trabajará el procesador, a mayor frecuencia de
reloj el procesador trabajará mas rápido. De allí que se la utilice para indicar la
velocidad del procesador, esto NO se debe confundir con rendimiento.
 El número de instrucciones que ejecuta el procesador por cada ciclo de reloj varía
dependiendo de la tecnología del procesador.
- El 8086 ejecutaba una instrucción de código cada cuatro ciclos de reloj (a una
frecuencia de reloj de 4.77 MHz). (IPC= ¼)
=> R = F x IPC = 4,77 x ¼ = 4770000/4 = 1192500 instrucciones por segundo
- El 80486 ejecutaba una instrucción por cada ciclo de reloj (llegando la frecuencia de
reloj hasta los 100 MHz). La frecuencia era una buena medida del rendimiento de
una CPU, se podía decir que un 486 de 32 Mhz realizaba el doble trabajo que uno de
16 Mhz ya que la arquitectura o diseño interno de los procesadores eran bastante
similares.
=> R = F x IPC = 100 x 1 = 100.000.000/1 = 100 mips
- Con la llegada de los Pentium, los procesadores comenzaron a ejecutar mas de
una instrucción por ciclo de reloj y su rendimiento se calcula de la siguiente manera:
Relojes digitales
RENDIMIENTO = F x IPC
IPC - Instrucciones por ciclo 
CPI = 1/IPC Ciclos Por Instrucción 
F - Frecuencia en Hz (ciclos x segundo)
RENDIMIENTO = F/CPI 
Rendimiento
Ejercicio:
 Los procesadores P1, P2 y P3 ejecutan el mismo conjunto de instrucciones. Sus frecuencias de 
reloj y IPC son:
Procesador Frecuencia de reloj IPC
P1 2 GHz 0,66
P2 1.5 GHz 1.0
P3 3 GHz 0,4
a) ¿Qué procesador presenta el mejor rendimiento?
Rendimiento
Ejercicio:
 Los procesadores P1, P2 y P3 ejecutan el mismo conjunto de instrucciones. Sus frecuencias de 
reloj y IPC son:
Procesador Frecuencia de reloj IPC
P1 2 GHz 0,66
P2 1.5 GHz 1.0
P3 3 GHz 0,4
a) ¿Qué procesador presenta el mejor rendimiento?
RP1 = FxIPC= 2GHZX0,66 = 1,32 x 109 Instrucciones por segundo
RP2 = F/CPI= 1,5GHZ*1 = 1,5 x 109
RP3 = F/CPI= 3GHZ*0,4 = 1,2 x 109
Memorias
Un componente básico de memoria de una 
computadora es un circuito que “recuerda” el 
valor de la entrada anterior.
¿Qué entendemos por “Memoria”?
Los biestables (Flip Flops) son los circuitos de memoria más elementales: 
permiten guardar un bit de información. La denominación biestable, 
proviene del hecho de que el biestable puede estar “en dos estados”: 0 o 1.
Flip-flop (RS)
Set
Reset
Usando Compuertas NOR
Salidas 
Complementadas
javascript:popUp('com_3_1.htm%23NOR')
javascript:popUp('com_3_1.htm%23NOR')
javascript:popUp('com_3_1.htm%23NOR')
javascript:popUp('com_3_1.htm%23NOR')
javascript:popUp('com_3_1.htm%23NOR')
javascript:popUp('com_3_1.htm%23NOR')
javascript:popUp('com_3_1.htm%23NOR')
javascript:popUp('com_3_1.htm%23NOR')
Flip-flop (RS)
Primer Paso
Set 
Flip-flop (RS)
Segundo Paso
Sin Cambio 
(guarda el valor)
Flip-flop (RS)
Tercer Paso
Reset 
Flip-flop (RS)
Si ambos, reset y set se activan (R = 1, S = 1) se hará (Q = 0, Q´= 0). 
Esta configuración normalmente no se utilizará, ya que, por norma 
general, nos interesa que Q y Q´ sean siempre opuestas una a la otra.
Indeterminado
Flip-flop R-S Usando Compuertas NOR
Flip-flop R-S usando puertas NAND
Entradas complementadas
http://www.play-hookey.com/digital/rs_nand_latch.html
http://www.play-hookey.com/digital/rs_nand_latch.html
Usando Compuertas NORUsando puertas NAND
Flip-flop R-S
Flip-flop R-S con entrada de Habilitación
http://www.play-hookey.com/digital/clocked_rs_latch.html
http://www.play-hookey.com/digital/clocked_rs_latch.html
http://www.play-hookey.com/digital/clocked_rs_latch.html
http://www.play-hookey.com/digital/clocked_rs_latch.html
En un Flip-flop S-R cuando S=1 y 
R=1, ¿Qué pasa con el circuito?
Estado Ambiguo 
Para evitar este estado, se fuerza a 
que SET <> RESET 
1 0 1 0 1 0 0 0 0 1
0 0 1 1 0 1 0 1 0 0
S R Q
0 0 Q
0 1 0
1 0 1
1 1 ?
S
Q
R
Ejercicio: Encontrar Q para las
señales R, S dadas
t
1 0 1 0 1 0 0 0 0 1
0 0 1 1 0 1 0 1 0 0
1 1 ? 0 1 0 0 0 0 1
S R Q
0 0 Q
0 1 0
1 0 1
1 1 ?
S
Q
R
Ejercicio: Encontrar Q para las
señales R, S dadas
t
Flip-flop RS síncrono
S Q
Q
R
CK
CK S R Q
0 0 Q
0 1 0
1 0 1
1 1 1
S
Q
R
Ejercicio: Encontrar Q para las
señales R, S dadas usando
FlipFlop RS síncrono
t
CK S R Q
0 0 Q
0 1 0
1 0 1
1 1 1
CK
S Q
QR
CK
Sincronización por flanco ascendente
S
Q
R
Ejercicio: Encontrar Q para las
señales R, S dadas usando
FlipFlop RS síncrono
t
CK S R Q
0 0 Q
0 1 0
1 0 1
1 1 1
CK
S Q
QR
CK
Sincronización por flanco ascendente
Flip–Flop D
 El Flip-Flop tipo D es una modificación del RS.
 La entrada D se aplica directamente a la entrada S, y su 
complemento a la entrada R
 El nombre de Flip-Flop D viene como consecuencia de su
capacidad de transferir datos (Data) desde la liea de entrada a la
salida, siempre que los pulsos de reloj lo permitan.
Data
Flip–Flop D
La salida Q toma el valor que haya en la entrada D en cada
flanco ascendente de reloj. Durante el resto del ciclo, el
valor de Qno cambia.
Es decir, el biestable sólo es sensible al valor presente en
la entrada D en los instantes de los flancos ascendentes
Registro de almacenamiento
Clock “1”
Tierra
Digital Works
0 1
Registro de almacenamiento de 8 
bits de 4 bits 
de 8 bits
Flip – Flop JK
• El "flip-flop" J-K, es el más versátil de los flip-flops básicos. Tiene el carácter de 
seguimiento de entrada del flip-flop D sincronizado, pero tiene dos entradas, 
denominadas tradicionalmente J y K.
• Si J y K son diferentes, la salida Q toma el valor de J durante la subida del siguiente 
pulso de sincronismo.
• Si J y K son ambos low (bajo), entonces no se produce cambio alguno. 
• Si J y K son ambos high (alto), entonces en la siguiente subida de clock la salida 
cambiará de estado.
• Puede realizar las funciones del flip-flop set/reset y tiene la ventaja de que no presenta 
estados ambiguos. 
Data
Flip – Flop JK
RS
(Reset)
(Set)
No tiene estado indefinido
Data
Flip-flop JK sincrono
CK
J Q
QK
data
clock
CK J K Q
↓ 0 0 Q
↓ 0 1 0
↓ 1 0 1
↓ 1 1 Q
0 X X Q
Contador de 4 bits basado en Flip-Flop JK
CK
J Q
K
1
1
CK
J Q
K
1
1
CK
J Q
K
1
1
CK
J Q
K
1
1
LSB MSB
less significant bit Most significant bit
Contador de 4 bits basado en Flip-
Flop JK - DW
Contador asincronico de 4 bits
Registro de desplazamiento basado en Flip-Flops D
(shift register)
CK
D Q
data
CK
D Q
CK
D Q
CK
D Q
Repasando … 
¿Qué genera un reloj digital?
¿Qué significa R-S?
¿Qué hace un circuito Flip-flop cuando R=0 y S=0?
¿Y cuando R=1 y S=1?
¿Qué diferencia tiene un circuito R-S y uno D?
¿Qué haría un circuito D sin una línea de 
habilitación? 
	Slide Number 1
	Circuitos Secuenciales
	Combinacionales Vs. Secuenciales
	Slide Number 4
	Slide Number 5
	Relojes Digitales
	Relojes
	Frecuencia/Periodo
	Frecuencia/Periodo
	Relojes digitales
	Rendimiento
	Rendimiento
	Slide Number 13
	Slide Number 14
	Slide Number 15
	Slide Number 16
	Slide Number 17
	Flip-flop (RS)
	Slide Number 19
	Slide Number 20
	Slide Number 21
	Slide Number 22
	Slide Number 23
	Slide Number 24
	Slide Number 25
	Slide Number 26
	Slide Number 27
	Slide Number 28
	Flip–Flop D
	Flip–Flop D
	Registro de almacenamiento
	Registro de almacenamiento de 8 bits
	Flip – Flop JK
	Flip – Flop JK
	Slide Number 35
	Slide Number 36
	Contador de 4 bits basado en Flip-Flop JK - DW
	Contador asincronico de 4 bits
	Slide Number 39
	Slide Number 40