ACO-Guía-Prácticos-U2-Combinacionales-2022

Vista previa del material en texto

11 
 
 
 
CIRCUITOS DIGITALES 
 Circuitos Combinacionales 
Guíadeejercicios elaborada yrevisada por la Ing. Alejandra Di Gionantonio 
Unidad 
 
 
 
Nota: Los ejercicios con la siguiente 
leyenda se presentan resueltos:. 
 
 
 
 
 Minitérminos (Suma de Productos) 
 
 Ejercicio 1: Dada la Salida P, expresarla en Miniterms o productos canónicos, realizar tabla, mapa, circuito y 
simplificar. 
 
𝑓(𝐴, 𝐵, 𝐶) = ∑3(1,2,3,5,7). (Equivalente decimal de los términos canónicos de 3 variables) 
Ejercicio 2: Realizar la tabla, mapa, circuito y expresión simplificada: 
 
𝑓(𝐴, 𝐵, 𝐶, 𝐷) = �̅�. �̅�. �̅�. 𝐷 + 𝐴. 𝐵. 𝐶. 𝐷 + 𝐴. 𝐵. 𝐶. 𝐷 + 𝐴. 𝐵. 𝐶. 𝐷 + 𝐴. 𝐵. 𝐶. 𝐷 + 𝐴. 𝐵. 𝐶. 𝐷 + 𝐴. 𝐵. 𝐶. 𝐷 + 𝐴. 𝐵. 𝐶. 𝐷 
 
 Ejercicio 3: Minimizar la función en el diagrama siguiente y construir el circuito: 
 
Ejercicio 4: Minimizar la función en el diagrama siguiente y construir el circuito: 
 
Simplificación de expresiones con diagramas de Karnaugh 
U . T . N A R Q U I T E C T U R A D E C O M P U T A D O R A S - C I C L O 2 0 1 8 U N I D A D 2 
Ejercicio 5: Realizar la tabla, mapa y expresión simplificada: 
12 
 
 
A B C S 
0 0 0 0 
0 0 1 1 
0 1 0 1 
0 1 1 1 
1 0 0 0 
1 0 1 1 
1 1 0 0 
1 1 1 1 
 
 SOLUCIONES 
𝑓 = 𝐴. 𝐷 + 𝐴. 𝐷 + 𝐶. 𝐷 
 
 
 
 
𝑓(𝐴, 𝐵, 𝐶, 𝐷) = 𝐴. 𝐵. 𝐶. 𝐷 + 𝐴. 𝐵. 𝐶. 𝐷 + 𝐴. 𝐵. 𝐶. 𝐷 + 𝐴. 𝐵. 𝐶. 𝐷 + 𝐴. 𝐵. 𝐶. 𝐷 
 
Ejercicio 6: Expresar la Suma de productos. Hacer la tabla, el mapa y obtener la mínima expresión: 
 
𝑓(𝐴, 𝐵, 𝐶, 𝐷) = 𝐴. 𝐵. 𝐶. 𝐷 + 𝐴. 𝐵. 𝐶. 𝐷 + 𝐴. 𝐵. 𝐶. 𝐷 + 𝐴. 𝐵. 𝐶. 𝐷 + 𝐴. 𝐵. 𝐶. 𝐷 + 𝐴. 𝐵. 𝐶. 𝐷 
 
Ejercicio 7: Buscar la SP solución mínima. Hacer la tabla, el mapa y obtener la mínima expresión: 
 
𝑓(𝐴, 𝐵, 𝐶, 𝐷) = 𝐴. 𝐵. 𝐶. 𝐷 + 𝐴. 𝐵. 𝐶. 𝐷 + 𝐴. 𝐵. 𝐶. 𝐷 + 𝐴. 𝐵. 𝐶. 𝐷 + 𝐴. 𝐵. 𝐶. 𝐷 + 𝐴. 𝐵. 𝐶. 𝐷 
 
Ejercicio 8: Dada la Salida S, expresarla en Miniterms, realizar tabla, mapa, expresión simplificada y circuito. 
 
𝑆 = (1,3,5,7,9,11,13,15) 
 
 
 Ejercicio 1: Dada la Salida S, expresarla en Miniterms o productos canónicos, realizar tabla, mapa, circuito y 
simplificar. 𝑓(𝐴, 𝐵, 𝐶) = ∑3(1,2,3,5,7). 
 
 Ejercicio 3: Minimizar la función en el diagrama siguiente y construir el circuito: 
 
 Maxitérminos (Producto de Sumas) 
 
 Ejercicio 9: Expresar la salida Q en Maxterms, realizar tabla, mapa y simplificar. 𝑄 = (0,4,6). 
Ejercicio 10: Realizar la tabla, mapa y expresión simplificada: 𝐹 = (0,1,2,5,8,9,10) 
𝑃 = 𝐶 + 𝐴. 𝐵 
U . T . N A R Q U I T E C T U R A D E C O M P U T A D O R A S - C I C L O 2 0 1 8 U N I D A D 2 
Ejercicio 11: Simplificar la función como Maxterms o PS en el Mapa siguiente. 
13 
 
 
A B C S 
0 0 0 0 
0 0 1 1 
0 1 0 1 
0 1 1 1 
1 0 0 0 
1 0 1 1 
1 1 0 0 
1 1 1 1 
 
 SOLUCIONES 
 
 
 
 
 
Ejercicio 12: Realizar la tabla, mapa y expresión simplificada. 
 
𝑓(𝐴, 𝐵, 𝐶, 𝐷) = (𝐴 + 𝐵 + 𝐶 + 𝐷). (𝐴 + 𝐵 + 𝐶 + 𝐷). (𝐴 + 𝐵 + 𝐶 + 𝐷). (𝐴 + 𝐵 + 𝐶 + 𝐷). (𝐴 + 𝐵 + 𝐶 + 𝐷) 
 
 
 
 Ejercicio 9: Expresar la salida S en Maxterms, realizar tabla, mapa y simplificar. 𝑄 = (0,4,6). 
 
 
 
 Ejercicios Varios 
Ejercicio 13: Realizar tabla, mapa, expresión simplificada y circuito. 
 
𝑄=∑4(0,2,4,6,8,9,11,15) 
 
𝑆=π4(1,3,5,7,10,12,13,14) 
 
 Ejercicio 14: Obtener la expresión lógica de las siguientes salidas P, Q, R, S. 
- La salida P (0,2,3,4,6,7,8,10,11,12,13,14,15) expresarla en minterms con el menor número de compuertas 
NOR. 
- La salida Q (0,1,2,3,4,5,7,8,12,13) expresarla en minterms con el menor número de compuertas NAND. 
- La salida R (1,5,9) expresarla en Maxterms con el menor número de compuertas NAND. 
- La salida S (6,9,10,11,14,15) expresarla en Maxterms con el menor número de compuertas NOR 
𝑄 = (𝐵 + 𝐶). (𝐴 + 𝐶) 
U . T . N A R Q U I T E C T U R A D E C O M P U T A D O R A S - C I C L O 2 0 1 8 U N I D A D 2 
14 
 
 
Ejercicio 15: Realizar la tabla, mapa y expresión simplificada. 
 
 
 
 Ejercicio 16: Una función lógica S = 
P (1,3,5,7) en minterms 
Q (0,2,4,6) en maxterms 
R (0,1,2,3,4) resolver en maxterms con comp. NOR 
 
f (A, B, C, D), está representada por la tabla que se muestra a 
continuación. Simplifíquela por mapas de Karnaugh. 
 
Secuencia 
decimal A B C D S 
0 0 0 0 0 1 
1 0 0 0 1 1 
2 0 0 1 0 X 
3 0 0 1 1 1 
4 0 1 0 0 0 
5 0 1 0 1 X 
6 0 1 1 0 1 
7 0 1 1 1 1 
8 1 0 0 0 1 
9 1 0 0 1 0 
10 1 0 1 0 0 
11 1 0 1 1 1 
12 1 1 0 0 1 
13 1 1 0 1 X 
14 1 1 1 0 0 
15 1 1 1 1 X 
Ejercicio 17: Una función lógica f (A,B,C,D) = S, está representada por la tabla que se muestra a continuación. 
Simplifíquela por mapas de Karnaugh. 
 
Secuencia 
decimal A B C D S 
0 0 0 0 0 0 
1 0 0 0 1 1 
2 0 0 1 0 X 
3 0 0 1 1 X 
4 0 1 0 0 1 
5 0 1 0 1 X 
6 0 1 1 0 0 
7 0 1 1 1 1 
8 1 0 0 0 1 
9 1 0 0 1 X 
10 1 0 1 0 0 
11 1 0 1 1 0 
12 1 1 0 0 X 
13 1 1 0 1 1 
14 1 1 1 0 0 
15 1 1 1 1 0 
U . T . N A R Q U I T E C T U R A D E C O M P U T A D O R A S - C I C L O 2 0 1 8 U N I D A D 2 
15 
 
 
 SOLUCIONES 
Ejercicio 18: Una función lógica f (A,B,C,D) = S, está representada por la tabla que se muestra a continuación. 
Simplifíquela por Mapa de Karnaugh. 
 
 
 Ejercicio 14: Obtener la expresión lógica de las siguientes salidas P, Q, R, S. 
(Se resuelve únicamente salida Q) 
Salida Q con NAND 
 
U . T . N A R Q U I T E C T U R A D E C O M P U T A D O R A S - C I C L O 2 0 1 8 U N I D A D 2 
16 
 
 
Circuitos Combinacionales 
Salida Q con NOR 
 Ejercicio 16: Una función lógica S = f (A, B, C, D), está representada por la tabla que se muestra a 
continuación. Simplifíquela por mapas de Karnaugh. 
 
 
 
 
 
 
 Sumadores y Restadores 
Ejercicio 19: Construir un circuito semi sumador. Dar su tabla, mapas de Karnaugh e implementación. 
 
 Ejercicio 20: Construir un circuito sumador total. Dar su tabla, mapas de Karnaugh e implementación. 
 Ejercicio 21: Dibujar el diagrama en bloques de un sumador de 4 bits, utilizando sólo Sumadores Completos. 
Ejercicio 22: Construir un circuito semi restador. Dar su tabla, mapas de Karnaugh e implementación. 
 Ejercicio 23: Construir un circuito restador total. Dar su tabla, mapas de Karnaugh e implementación. 
 
𝑓(𝐴, 𝐵, 𝐶, 𝐷) = ∏4 𝑓 = (𝐴 + 𝐵 + 𝐶). (𝐴 + 𝐶 + 𝐷). (𝐴 + 𝐶 + 𝐷) 
 
𝑓(𝐴, 𝐵, 𝐶, 𝐷) = ∑4 𝑓 = 𝐴. 𝐶 + 𝐶. 𝐷 + 𝐴. 𝐶. 𝐷 + 𝐴. 𝐵 
 
𝑄 = (𝐵 + 𝐶 + 𝐷) + (𝐴 + 𝐵 + 𝐷) + (𝐴 + 𝐶) (𝑁𝑂𝑅) 
U . T . N A R Q U I T E C T U R A D E C O M P U T A D O R A S - C I C L O 2 0 1 8 U N I D A D 2 
17 
 
 
A B Cin s C0 
0 0 0 0 0 
0 0 1 1 0 
0 1 0 1 0 
0 1 1 0 1 
1 0 0 1 0 
1 0 1 0 1 
1 1 0 0 1 
1 1 1 1 1 
 
 
 
 
 Ejercicio 20: Construir un circuito sumador total. Dar su tabla, mapas de Karnaugh e implementación. 
 
 
 
 
 
S = (A B) Cin 
 
 
 
 
 Ejercicio 21: Dibujar el diagrama en bloques de un sumador de 4 bits, utilizando sólo Sumadores Completos. 
 
 SOLUCIONES 
U . T . N A R Q U I T E C T U R A D E C O M P U T A D O R A S - C I C L O 2 0 1 8 U N I D A D 2 
18 
 
 
 
𝐷 = (𝐴. 𝐵. 𝐶) + (𝐴. 𝐵. 𝐶) + (𝐴. 𝐵. 𝐶) + (𝐴. 𝐵. 𝐶) 
 
𝐶𝑜 = (𝐴. 𝐶) + (𝐴. 𝐵) + (𝐵. 𝐶) 
Codificadores 
 Ejercicio 23: Construir un circuito restador total. Dar su tabla, mapas de Karnaugh e implementación. 
 
 
 
D Co 
 
 
 
 
 
 
 
 
D = (A B) Cin 
 
 
 
 Ejercicio 24: Construir un circuito codificador de Decimal a BCD Aiken. Se pide: 
a) Construir la tabla de verdad 
b) Extraer la función de la tabla de verdad. 
c) Implementar con compuertas lógicas. 
 
Ejercicio 25: Realizar un circuito codificador de Decimal a BCD exceso 3. Se pide: 
a) Construir la tabla de verdad 
b) Extraer la función de la tabla de verdad. 
c) Implementar con compuertas lógicas. 
U . T . N A R Q U I T E C T U R A D E C O M P U T A D O R A S - C I C L O 2 0 1 8 U N I D A D 2 
19 
 
 
 
 
 
 Ejercicio 24: Construir un circuito codificador de Decimal a BCD Aiken. Se pide: 
a) Construir la tabla de verdad 
Variables de Entrada: T0, T1, T2, T3, T4, T5, T6, T7, T8, T9 
Variablesde Salida: A, B, C, D 
 
b) Extraer la función de la tabla de verdad. 
A = T5 + T6 + T7 + T8 + T9 
B = T4 + T6 + T7 + T8 + T9 
C = T2 + T3 + T5 + T8 + T9 
D = T1 + T3 + T5 + T7 + T9 
 
c) Implementar con compuertas lógicas. 
 
T0 
 
T1 A 
T2 
T3 
B 
T4 
T5 
C 
T6 
T7 
T8 
D 
T9 
 SOLUCIONES 
U . T . N A R Q U I T E C T U R A D E C O M P U T A D O R A S - C I C L O 2 0 1 8 U N I D A D 2 
20 
 
 
 SOLUCIONES 
 
 
 
 Ejercicio 26: Diseñar un decodificador binario de 2 a 4 líneas con entrada de habilitación G (decodificador de 2 
bits) 
a) Construir la tabla de verdad. 
b) Construir el circuito. 
Ejercicio 27: Diseñar un decodificador binario de 3 a 8 líneas sin entrada de habilitación (decodificador de 3 bits) 
 
a) Construir la tabla de verdad. 
b) Extraer las funciones de salida. 
c) Construir el circuito. 
 
 Ejercicio 28: Implemente la función lógica del sumador completo con un decodificador y compuertas OR. 
Ejercicio 29: Implemente las funciones lógicas expresadas en los ejercicios propuestos en la sección de 
“Simplificación de expresiones con diagramas de Karnaugh” con decodificadores y compuertas OR. 
 
 
 Ejercicio 26: Diseñar un decodificador binario de 2 a 4 líneas con entrada de habilitación G (decodificador de 2 
bits) 
 Ejercicio 28: Implemente la función lógica del sumador completo con un decodificador y compuertas OR. 
 
A 
B S 
C 
 
 
D0 
 
 
D1 
D2 
DECODIFICADOR D3 
 
D4 
D5 
D6 
D7 
A B Cin S Co 
0 0 0 0 0 
0 0 1 1 0 
0 1 0 1 0 
0 1 1 0 1 
1 0 0 1 0 
1 0 1 0 1 
1 1 0 0 1 
1 1 1 1 1 
 
Decodificadores 
U . T . N A R Q U I T E C T U R A D E C O M P U T A D O R A S - C I C L O 2 0 1 8 U N I D A D 2 
21 
 
 
 
 
 
 Ejercicio 30: Diseñar un circuito Decodificador de BCD Exceso de tres a un display de segmentos 
que se activará de acuerdo al siguiente diseño. 
 
a) Construir la tabla de verdad. 
b) Simplificar por mapas K la Sumatoria de cada segmento. 
c) Implementar con compuertas lógicas la expresión más económica. 
 
 
Ejercicio 31: Diseñe un decodificador de BCD natural a siete segmentos, que muestre números del 0 al 
9. Tabla completa y mapas K para el segmento 1 y 4. 
 
Ejercicio 32: En un display de 7 segmentos se representan todos los símbolos del sistema de numeración 
hexadecimal (las letras en minúsculas). Construya la tabla completa y exprese la función lógica del circuito del 
segmento superior S2. 
Ejercicio 33: Construya un circuito que tenga como entradas 4 variables BCD Aiken y como salida la 
representación en un visualizador de 7 segmentos de los caracteres correspondientes al siguiente diseño: 2=A, 3=B, 
5=C, 7=D, 8=E y 9=F. Nota: de la tabla completa y los segmentos S2 y S5. 
 
Ejercicio 34: Obtener la función lógica simplificada para el segmento G del visualizador BCD a 7 segmentos: 
 
El decodificador mostrará los números: 2,3,4,5,6,8 y 9 
 
 
 Ejercicio 30: Diseñar un circuito Decodificador de BCD Exceso de tres a un display de 7 segmentos que se 
activará de acuerdo al siguiente diseño. 
a) Construir la tabla de verdad. 
 
XS-3 Sec Dec A B C D S1 S2 S3 S4 S5 S6 S7 
 0 0 0 0 0 X X X X X X X 
 1 0 0 0 1 X X X X X X X 
 2 0 0 1 0 X X X X X X X 
0 3 0 0 1 1 1 1 1 0 1 1 1 
1 4 0 1 0 0 1 1 1 1 1 1 1 
2 5 0 1 0 1 1 0 0 1 1 1 0 
3 6 0 1 1 0 1 1 1 1 1 1 0 
4 7 0 1 1 1 1 0 0 1 1 1 1 
5 8 1 0 0 0 1 0 0 0 1 1 1 
6 9 1 0 0 1 1 0 1 1 1 1 1 
7 10 1 0 1 0 0 1 1 0 1 1 1 
8 11 1 0 1 1 0 0 0 1 1 1 0 
9 12 1 1 0 0 1 1 0 0 1 1 1 
 13 1 1 0 1 X X X X X X X 
 14 1 1 1 0 X X X X X X X 
 15 1 1 1 1 X X X X X X X 
 SOLUCIONES 
Decodificadores a Display de 7 segmentos 
0 → A 
1 → B 
2 → C 
3 → D 
4 → E 
5 → F 
6 → G 
7 → H 
8 → L 
9 → P 
U . T . N A R Q U I T E C T U R A D E C O M P U T A D O R A S - C I C L O 2 0 1 8 U N I D A D 2 
22 
 
 
Variables de Entrada: A, B, C, D 
Variables de Salida: S1, S2, S3, S4, S5, S6, S7 
Simplificar por mapas K la Sumatoria de cada segmento. 
 
 
𝑆1 = 𝐴 + 𝐶 𝑆2 = 𝐴. 𝐵 + 𝐶. 𝐷 + 𝐵. 𝐷 = 𝐴. 𝐵 + 𝐷(𝐶 + 𝐵) 
 
 
𝑆3 = 𝐴. 𝐵 + 𝐶. 𝐷 + 𝐴. 𝐷 + 𝐴. 𝐶. 𝐷 𝑆4 = 𝐴. 𝐵 + 𝐴. 𝐷 
 
𝑆5 = 1 𝑆6 = 1 
 
 
 
𝑆7 = 𝐶. 𝐷 + 𝐵. 𝐷 + 𝐴. 𝐶 + 𝐴. 𝐶. 𝐷 = 𝐷. (𝐶 + 𝐵) + 𝐴. 𝐶 + 𝐴. 𝐶. 𝐷 
U . T . N A R Q U I T E C T U R A D E C O M P U T A D O R A S - C I C L O 2 0 1 8 U N I D A D 2 
23 
 
 
 
 
 
 
 
 
b) Implementar con compuertas 
lógicas la expresión más 
económica. 
 
 
 
 
 
Ejercicio 33: Construya un circuito que tenga como entradas 4 variables BCD Aiken y como salida la 
representación en un visualizador de 7 segmentos de los caracteres correspondientes al siguiente diseño: 2=A, 3=B, 
5=C, 7=D, 8=E y 9=F. Nota: de la tabla completa y los segmentos S2 y S5. 
a) Construir la tabla de verdad. 
 
 
Aiken Sec Dec A B C D S1 S2 S3 S4 S5 S6 S7 
0 0 0 0 0 0 0 0 0 0 0 0 0 
1 1 0 0 0 1 0 0 0 0 0 0 0 
2 2 0 0 1 0 1 1 1 0 1 1 1 
3 3 0 0 1 1 1 1 1 1 1 1 1 
4 4 0 1 0 0 0 0 0 0 0 0 0 
 5 0 1 0 1 X X X X X X X 
 6 0 1 1 0 X X X X X X X 
 7 0 1 1 1 X X X X X X X 
 8 1 0 0 0 X X X X X X X 
 9 1 0 0 1 X X X X X X X 
 10 1 0 1 0 X X X X X X X 
5 11 1 0 1 1 1 0 0 1 1 1 0 
6 12 1 1 0 0 0 0 0 0 0 0 0 
7 13 1 1 0 1 1 1 1 1 1 1 0 
8 14 1 1 1 0 1 0 0 1 1 1 1 
9 15 1 1 1 1 1 0 0 0 1 1 1 
A B C D 
1 
S1 
S2 
S3 
S6 
S4 
S7 
S5 
S7 
U . T . N A R Q U I T E C T U R A D E C O M P U T A D O R A S - C I C L O 2 0 1 8 U N I D A D 2 
24 
 
 
 SOLUCIONES 
 
 
 
 
 
 
 
 
F 
 
 
 
 
 
 
 
 
 
 
A B C 
 
D0 
D1 
D2 
D3 
MUX 
D4 
 
D5 
 
D6 
D7 
 
 
 Ejercicio 35: Obtener la siguiente función con un multiplexor: 𝑓 = ∑3(0,1,3,6,7) 
 Ejercicio 36: Diseñar un circuito multiplexor de 2 variables de control. Se pide: 
a) Construir la tabla de verdad. 
b) Extraer la función de la tabla de verdad. 
c) Implementar con compuertas lógicas. 
 
Ejercicio 37: Diseñar un circuito multiplexor de 4 variables de control. Se pide: 
a) Construir la tabla de verdad. 
b) Extraer la función de la tabla de verdad. 
c) Implementar con compuertas lógicas. 
 
Ejercicio 38: Implemente las funciones lógicas expresadas en los ejercicios propuestos sección de “Simplificación de 
expresiones con diagramas de Karnaugh” con multiplexores. 
 
 
 
 Ejercicio 35: Obtener la siguiente función con un multiplexor: 𝑓 = ∑3(0,1,3,6,7) 
 
 Ejercicio 36: Diseñar un circuito multiplexor de 2 variables de control. Se pide: 
a) Construir la tabla de verdad. 
 
Multiplexores 
U . T . N A R Q U I T E C T U R A D E C O M P U T A D O R A S - C I C L O 2 0 1 8 U N I D A D 2 
25 
 
 
Demultiplexores 
 SOLUCIONES 
a) Construir la tabla de 
verdad: 
b) Extraer la función de la 
tabla de verdad: 
c) Implementar con compuertas lógicas: 
b) Extraer la función de la tabla de verdad. 
c) Implementar con compuertas lógicas. 
 
 
 
 Ejercicio 39: Diseñar un circuito demultiplexor de 2 variables de control. Se pide: 
a) Construir la tabla de verdad. 
b) Extraer la función de la tabla de verdad. 
c) Implementar con compuertas lógicas. 
Ejercicio 40: Diseñar un circuito de-multiplexor de 3 variables de control. Se pide: 
d) Construir la tabla de verdad. 
e) Extraer la función de la tabla de verdad. 
f) Implementar con compuertas lógicas. 
 
 
 Ejercicio 39: Diseñar un circuito demultiplexor de 2 variables de control. Se pide: 
𝑂0 = 𝐴1. 𝐴0. 𝐼 
𝑂1 = 𝐴1. 𝐴0. 𝐼 
𝑂2 = 𝐴1. 𝐴0. 𝐼 
𝑂3 = 𝐴1. 𝐴0. 𝐼 
A1 A0 O0 O1 O2 O3 
0 0 I 0 0 0 
0 1 0 I 0 0 
1 0 0 0 I 0 
1 1 0 0 0 I 
 
U . T . N A R Q U I T E C T U R A D E C O M P U T A D O R A S - C I C L O 2 0 1 8 U N I D A D 2 
26 
 
 
 SOLUCIONES 
a) Construir la tabla de verdad: b) Simplificación por Mapas K y c) Implementación: 
∑ (𝐴, 𝐵, 𝐶, 𝐷) = (𝐴 + 𝐵). (𝐶 + 𝐷). (𝐶 + 𝐷). (𝐴 + 𝐵) = 
4 
= (𝐴  𝐵). (𝐶  𝐷) 
 
 
 
 Ejercicio 41: Construir un circuito Generador de Bit de Paridad Par para los números decimales (del 0 al 9), 
codificados en BCD Exceso de tres. Se pide: 
a) Construir la tabla de verdad. 
b) Simplificación por Mapas K. 
c) Implementar con compuertas lógicas.Ejercicio 42: Construir un circuito Generador de Bit de Paridad Impar para Código BCD-Aiken. Se pide: 
a) Construir la tabla de verdad. 
b) Simplificación por Mapas K. 
c) Implementar con compuertas lógicas. 
 
 
 Ejercicio 41: Construir un circuito Generador de Bit de Paridad Par para los números decimales (del 0 al 9), 
codificados en BCD Exceso de tres. Se pide: 
 
A B C D BPP 
0 0 0 0 X 
0 0 0 1 X 
0 0 1 0 X 
0 0 1 1 0 
0 1 0 0 1 
0 1 0 1 0 
0 1 1 0 0 
0 1 1 1 1 
1 0 0 0 1 
1 0 0 1 0 
1 0 1 0 0 
1 0 1 1 1 
1 1 0 0 0 
1 1 0 1 X 
1 1 1 0 X 
1 1 1 1 X 
 
 
 
 
 
 
 
 
Generadores de Bits de Paridad 
∑ (𝐴, 𝐵, 𝐶, 𝐷) = 𝐵. 𝐶. 𝐷 + 𝐴. 𝐶. 𝐷 + 𝐵. 𝐶. 𝐷 + 𝐴. 𝐶. 𝐷 = 
4 
= 𝐶. 𝐷 (𝐵 + 𝐴) + 𝐶. 𝐷 (𝐵 + 𝐴) = 𝐶𝐷  (𝐵 + 𝐴) 
U . T . N A R Q U I T E C T U R A D E C O M P U T A D O R A S - C I C L O 2 0 1 8 U N I D A D 2 
27 
 
 
A B A<B A=B A>B 
0 0 0 1 0 
0 1 1 0 0 
1 0 0 0 1 
1 1 0 1 0 
 
a) Construir la tabla de verdad: b) Construir el circuito lógico y c) extraer las funciones: 
𝑀 = (𝐴 > 𝐵) = 𝐴. 𝐵 
𝐼 = (𝐴 = 𝐵) = 𝐴. 𝐵 + 𝐴. 𝐵 = (𝐴  𝐵) 
𝑚 = (𝐴 < 𝐵) = 𝐴. 𝐵 
Solución de Problemas sencillos con Circuitos Combinacionales 
 
 
 Ejercicio 43: Diseñar un circuito comparador de magnitud de 2 palabras de 1 bit. Se pide: 
a) Construir la tabla de verdad. 
b) Construir el circuito lógico. 
c) Extraer las funciones. 
 
Ejercicio 44: Diseñar un circuito comparador de magnitud de 2 palabras de 4 bits cada una. Se pide: 
a) Construir la tabla de verdad. 
b) Construir el circuito lógico. 
c) Extraer las funciones. 
 
 
 Ejercicio 43: Diseñar un circuito comparador de magnitud de 2 palabras de 1 bit. Se pide: 
 
 
 
 
 Ejercicio 45: Diseñar un circuito económico para una vivienda de 2 departamentos, que poseen un timbre 
cada uno y una sola campanilla, la que deberá accionarse cuando se oprima uno de los dos timbres o ambos: 
a) Construir la tabla de verdad correspondiente . 
b) Simplificar por Karnaugh. 
c) Implementar con compuertas la expresión más económica. 
 
Ejercicio 46: Diseñar un circuito con 3 llaves que accionarán la luz de una lámpara que debe encenderse cuando la 
llave 1 (A) esté accionada (1) o cuando la llave 2 y 3 (B, C) estén en distinto estado, es decir cuando una de ellas está 
accionada y la otra no, independientemente del valor de A. 
 
Ejercicio 47: Diseñar un circuito económico que active una alarma cuando en un depósito que tiene 4 portones 
(A, B, C, D) dos o más estén abiertos. 
 
Ejercicio 48: Una luz de aviso debe encenderse cuando la cuenta BCD alcance 1001 (9 en decimal). Construir la 
tabla y simplificar por mapas K. Implementar. 
 SOLUCIONES 
Comparador de Magnitud 
U . T . N A R Q U I T E C T U R A D E C O M P U T A D O R A S - C I C L O 2 0 1 8 U N I D A D 2 
28 
 
 
Ejercicio 49: Diseñar un circuito lógico cuya salida sea 1 cuando aparezcan en las entradas los números decimales: 0, 
2, 4, 6, 8. Utilizar un BCD de 4 entradas. Construir la tabla y simplificar por mapas K. Implementar. 
 
Ejercicio 50: Construir un circuito combinacional que detecte los números decimales impares o los múltiplos de 
3, considerando que se ingresan del 0 al 9 codificados en BCD natural. Construir la tabla, simplificar por Karnaugh e 
implementar con compuertas la expresión más económica. Implementar con NOR. 
 
Ejercicio 51: Diseñar un circuito combinacional que acepte como entradas los números decimales codificados en 
BCD exceso 3 y que active como salida una señal auditiva para el número 3 y los múltiplos de 3. Construir la tabla y 
simplificar por mapas K. Implementar con NAND. 
Ejercicio 52: Construir un circuito combinacional que active una señal luminosa de acuerdo al siguiente diseño. 
001 010 100 101 111 
A R 
 V (Verde)R 
B 
C R (Rojo) 
 
 
Ejercicio 53: Diseñar un circuito lógico que acepte como entrada los números decimales y cuyas salidas activan un 
indicador luminoso cuando: 
- ROJO: el número esté comprendido entre 0 y 2 
- AMARILLO: el número esté comprendido entre 3 y 6 
- VERDE: el número esté comprendido entre 7 y 9 
- NARANJA: números pares 
Construir la tabla de verdad de 4 variables. Implementar con lógica NOR. 
 
Ejercicio 54: Construir un circuito combinacional que acepte como entrada los números decimales del 0 al 9 
codificados en BCD natural y como salidas 2 luces de colores ROJO y AMARILLO, las que se activan de acuerdo 
a las siguientes condiciones: 
- LUZ ROJA: si el número está comprendido entre 0 y 4 
- LUZ AMARILLA: si el número está comprendido entre 5 y 9 inclusive 
Diseñar la tabla, simplificar por Karnaugh e implementar con lógica NAND 
 
 Ejercicio 55: Diseñar un circuito combinacional cuya entrada sean los números decimales codificados en BCD 
Natural y cuya salidas sean tres luces de colores: rojo R, verde V y amarillo A, las que deberán encenderse de 
acuerdo a las siguientes condiciones: 
- Rojo: si el número es par y primo. 
- Verde: si el número es impar y no primo. 
- Amarillo: si el número es resultante de una potencia de 2. 
a) Construir la tabla de verdad. 
b) Simplificar con Mapas K. 
c) Implementar con compuertas lógicas. (Utilice condiciones sin cuidado) 
 
 Ejercicio 56: Construir un circuito combinacional que permita activar una señal luminosa de acuerdo al 
siguiente diseño: 
000 001 011 101 111 
 
 
x1 
x2 x3 
x1 
x2 x3 
x1 
2 x3 
x1 
x2 x3 
x1 
x2 x3 
V 
R 
V 
R 
V 
R 
V 
R 
V 
R 
A R 
B 
C 
 x1 
x2 
 x3 
U . T . N A R Q U I T E C T U R A D E C O M P U T A D O R A S - C I C L O 2 0 1 8 U N I D A D 2 
29 
 
 
Ejercicio 57: Un granjero llamado Juan (J) tiene un gran perro lobo (P), un cabrito (C) y varios repollos (R). El 
granjero posee un granero al Norte y un granero al Sur. Tiene que hacer faenas en ambos graneros, pero si deja al 
perro con el cabrito cuando él está ausente, el perro se comerá al cabrito; si deja al cabrito con los repollos, el cabrito 
se los comerá. Para evitar cualquier desastre, Juan nos pide que construyamos un pequeño computador portátil que 
tenga 4 conmutadores (J), (P), (C) y (R) llamando GSur=1 y GNorte=0. (Por ejemplo, si el perro está en el granjero 
Sur entonces P=1). La salida del computador está conectada a una lámpara que se encenderá siempre que haya 
peligro. 
Se pide: a) Diseñar el sistema combinacional indicando definición de variables de entrada y de salida. 
b) Tabla de verdad, Simplificación con mapas de Karnaugh (PS y SP). 
c) Implementación del circuito. 
 
Ejercicio 58: Los accionistas de una empresa son 4, los llamaremos A, B, C y D, y poseen los siguientes 
porcentajes de acciones: 40%, 30%, 20%, 10%. Las decisiones de asamblea se toman cuando los votos son más de la 
mitad, considerando que el valor del voto de cada accionista es proporcional al porcentaje de sus acciones. 
 
Diseñar un circuito económico para ser instalado en la mesa de asamblea la que debe constar de cuatro pulsadores , 
uno para cada accionista y una luz en el centro de la misma, que es la que indicará cuando el resultado de una 
votación sea positivo en cuanto a la toma de una decisión. 
Se pide: 
a) Construir la Tabla de Verdad y el diagrama en bloque, 
b) Simplificar por mapas K. 
c) Implementación con compuertas lógicas la expresión más económica. 
 
Ejercicio 59: Un laboratorio químico dispone de 4 sustancias: A, B, C y D, cuya mezcla puede ser pontecialmente 
muy peligrosa, por lo tanto es necesario contar con un circuito que indique cuándo la situación lo sea, mediante el 
encendido de una señal luminosa. 
Las situaciones peligrosas se dan cuando: 
A y D están juntas, solas 
A y B están juntas, y no están con C que las neutraliza. 
a) Confeccionar la Tabla de verdad. 
b) Simplificar por mapas K la expresión Sumatoria y la Productoria. 
c) Implementar con compuertas lógicas la expresión más económica. 
 
Ejercicio 60: En una casa se desea tener controlado el consumo de energía eléctrica, para que en ningún 
momento éste exceda los 3,7 kw. En la casa se tienen dos enchufes deun 1 kw cada uno y dos de 1,5 kw cada uno. 
 
Diseñar un circuito económico que active una alarma cuando haya exceso de consumo. 
a) Confeccionar la Tabla de verdad. 
b) Simplificar por mapas K. 
c) Implementar con compuertas lógicas la expresión más económica. 
Ejercicio 61: Un juego de azar consiste en lo siguiente: El jugador debe lanzar en forma aleatoria cuatro pelotitas 
de colores (Azul, Verde, Rojo y Amarillo), hacia un tubo de cristal, resultando premiado si caen en el tubo: 
- Las pelotitas Verde y Amarilla siempre que la azul no esté con ellas. 
- La Amarilla y la Roja únicamente. 
- La Azul y Verde únicamente. 
- Las cuatro pelotitas juntas. (Se prioriza el premio) 
En cualquier otro caso no recibirá premio, excepto cuando se presentan las dos condiciones (premio y no premio), 
en ese caso se priorizará la de Premio. 
U . T . N A R Q U I T E C T U R A D E C O M P U T A D O R A S - C I C L O 2 0 1 8 U N I D A D 2 
30 
 
 
Diseñar un circuito económico que indique, mediante una alarma con una señal auditiva, cuándo el jugador debe 
ser premiado. 
a) Construir la tabla correspondiente. 
b) Simplificar por medio de Mapas K, la Suma de Productos y el Producto de Sumas. 
c) Implementar con compuertas lógicas la expresión más económica obtenida. 
 
Ejercicio 62: En una estantería de una biblioteca se encuentran los siguientes libros: 
- "Electrónica General Integrada" 
- "Circuitos Digitales y Microprocesadores 
- "Fundamentos de Computadores Digitales" 
- "Arquitectura de Computadores Digitales" 
Si algún socio desea retirar alguno de ellos, deberá tener en cuenta las siguientes condiciones: 
- Podrá retirar "Electrónica Digital Integrada" o "Arquitectura de Computadores Digitales", pero no ambos. 
- Podrá retirar "Fundamentos de Computadores Digitales" o "Arquitectura de Computadores Digitales", pero 
no ambos. 
- Cualquier otro retiro está permitido 
Escribir una función lógica que active una señal auditiva cuando la selección de libros no esté permitida. 
Se pide: 
a) Construir la tabla de verdad planteando todas las posibilidades. 
b) Simplificación por mapas K. 
c) Implementar con compuertas lógicas la expresión más económica (Sumatoria o Productoria). 
 
Ejercicio 63: Diseñar un circuito de alarma, que controle cuatro aberturas de un depósito: un portón (A) y tres 
ventanales (B, C y D), que active una bocina de pánico (BP), cuando se abra una ventana y la puerta esté cerrada. 
a) Construir el diagrama en bloque y la tabla de verdad plasmando todas las posibilidades 
b) Simplificar con mapas K la sumatoria y la productoria. 
c) Implementar con compuertas la expresión más económica. 
d) Expresar cómo reacciona la alarma para las combinaciones 5, 9 y 13. 
 
 Ejercicio 64: En la cadena de montaje de una planta de fabricación de coches se desea incorporar un 
circuito digital que sea capaz de controlar la apertura y cierre de dos compuertas (S1, S2) por donde han de pasar los 
vehículos. Las compuertas se controlan en función de tres parámetros característicos de los vehículos (C, S, P). 
Siendo: C: control de calidad del vehículo. S: indica si el vehículo ha sido soldado o no. P: indica si el vehículo está 
pintado o no. La compuerta S1 se debe abrir siempre que los vehículos estén soldados o pintados y además hayan 
pasado el control de calidad. La compuerta S2 se abre siempre que los vehículos no estén soldados, 
independientemente de cumplir el control de calidad. Se pide: 
a) Encuentre la tabla de verdad del circuito digital 
b) Simplifique mediante Karnaugh las dos funciones 
c) Implemente con compuertas NAND. 
 
Ejercicio 65: Una etapa de un proceso de manufactura depende del caudal Q, la presión P y la temperatura T del 
material. Por condiciones de seguridad se requiere una alarma A (bocina de pánico), que suene cuando el proceso se 
torne potencialmente peligroso. Las condiciones de peligro se dan cuando la presión P y el flujo Q son bajos o 
cuando la presión P y la temperatura T son altas. 
a) Construir la tabla de verdad. 
b) Plantear la ecuación lógica Suma de Productos canónicos. 
c) Simplificar con mapas K. 
d) Implementar el circuito simplificado con compuertas lógicas. 
U . T . N A R Q U I T E C T U R A D E C O M P U T A D O R A S - C I C L O 2 0 1 8 U N I D A D 2 
31 
 
 
Ejercicio 66: Diseñar un circuito de control mediante tres llaves A, B, C que cumpla con las siguientes 
condiciones de funcionamiento: 
- Primero: si se accionan las tres llaves, el motor se enciende 
- Segundo: si se accionan dos llaves cualesquiera, el motor se activa, pero se enciende una lámpara se peligro. 
- Tercero: si se acciona sólo una llave, el motor no se activa, pero se enciende una lámpara de peligro. 
- Cuarto: si no se acciona ninguna llave, el motor y la lámpara no se activan. 
a) Construir la tabla de verdad. 
b) Simplificar con mapas K, 
c) Implementar el circuito económico con compuertas lógicas. 
 
Ejercicio 67: Diseñar un sistema de alarma que esté constituido por cuatro detectores denominados A, B, C y D, 
que debe activar un dispositivo auditivo de acuerdo a las siguientes condiciones: 
- Si se activan tres detectores. 
- Si se activan cuatro detectores. 
- El sistema debe ser indiferente si se activan sólo dos detectores. 
- El sistema nunca debe activarse si no se activa ningún detector o sólo uno. 
- Por razones de seguridad el sistema debe activarse si a = 0, b = 0, c = 0 y d = 1. 
 
a) Construir la tabla de verdad completa. 
b) Simplificar por medio de mapas de Karnaugh. 
c) Implementar con compuertas lógicas la expresión más económica. 
 
Ejercicio 68: Se dispone de cuatro interruptores A, B, C y D, que cuando están abiertos suministran un “0” lógico 
y cuando están cerrados un “1” lógico. Con ellos se desea generar una señal S que cumpla las siguientes condiciones: 
- S será “1” cuando A esté cerrado estando B abierto. 
- S será “1” cuando D esté cerrado estando A y B abiertos. 
- S será “1” cuando A y B estén cerrados estando C y D abiertos. 
- S será “0” en cualquier otro caso. 
 
Se pide: 
a) Construir la tabla de verdad con todas las posibilidades. 
b) Simplificar con mapas de Karnaugh. 
c) Implementar con compuertas lógicas la expresión más económica. 
d) Implementar sólo con compuertas NAND. 
 
Ejercicio 69: La iluminación de una discoteca está constituida por la combinación de luces de tres colores (rojo, 
azul y verde). El sistema además, tiene una llave general E, que activa el funcionamiento. Las tres luces están 
controladas por cuatro conmutadores A, B, C y D de manera tal que: 
- La luz roja se enciende siempre que esté pulsado A, o si está pulsado B y no C. 
- La luz azul se enciende cuando no está pulsado B o cuando está pulsado D y no A. 
- La luz verde se enciende cuando no está pulsado C, o si no están pulsados A ni B, o si está pulsado D. 
 
Se pide: 
a) Construir la tabla de verdad que indique el funcionamiento del circuito. 
b) Dibujar el circuito para la luz verde utilizando sólo compuertas NOR. 
 
Ejercicio 70: Una máquina expendedora automática entrega un producto que vale $ 0,50, si recibe monedas se 
introducen en un monedero construido de modo que: 
U . T . N A R Q U I T E C T U R A D E C O M P U T A D O R A S - C I C L O 2 0 1 8 U N I D A D 2 
32 
 
 
A B S 
0 0 0 
0 1 1 
1 0 1 
1 1 1 
 
 SOLUCIONES 
a) Construir la tabla de verdad, b) Simplificar por Karnaugh c) Implementación: 
Variables de Entrada: A, B, C, D 
Variables de Salida: 
F1 = R 
F2 = V 
F3 = Am 
- Las ranuras A, B aceptan una moneda de $ 0,25 c/u 
- La ranura C acepta una moneda de $ 0,50 
- La ranura D acepta una moneda de $1 
 
Realizar el circuito lógico que indique cuándo las monedas insertadas son de valor suficiente para que la máquina 
expida el producto, y que devuelva una o varias monedas de vuelto. Se supone por simplicidad que no se 
introducirán monedas de $ 0,10 y $ 0,05, ni dos monedas en una misma ranura. Implementar con lógica NAND. 
 
Ejercicio 71: Se desea controlar dos motores M1 y M2 por medio de loscontactos de tres interruptores A, B y C, de 
forma que se cumplan las siguientes condiciones: 
- Si A está cerrado y los otros dos no, se activa M1. 
- Si C está cerrado y los otros dos no, se activa M2. 
- Si los tres interruptores están cerrados se activan M1 y M2. 
Para el resto de condiciones los motores estarán parados. 
 
Se pide: 
a) Tabla de verdad 
b) Simplificar por Karnaugh. 
c) Implementar. 
 
 
 Ejercicio 45: Diseñar un circuito económico para una vivienda de 2 departamentos, que poseen un timbre 
cada uno y una sola campanilla, la que deberá accionarse cuando se oprima uno de los dos timbres o ambos: 
 
 
 
 Ejercicio 55: Diseñar un circuito combinacional cuya entrada sean los números decimales codificados en BCD 
Natural y cuya salidas sean tres luces de colores: rojo R, verde V y amarillo A, las que deberán encenderse de 
acuerdo a las siguientes condiciones: 
- Rojo: si el número es par y primo. 
- Verde: si el número es impar y no primo. 
- Amarillo: si el número es resultante de una potencia de 2. 
 
∏ (𝐴, 𝐵) = (𝐴 + 𝐵) 
2 
∑ (𝐴, 𝐵) = 𝐵 + 𝐴 
2 
U . T . N A R Q U I T E C T U R A D E C O M P U T A D O R A S - C I C L O 2 0 1 8 U N I D A D 2 
33 
 
 
 
 
 
 
a) Construir la tabla de verdad, b) Simplificar por Karnaugh c) Implementación: 
U . T . N A R Q U I T E C T U R A D E C O M P U T A D O R A S - C I C L O 2 0 1 8 U N I D A D 2 
34 
 
 
000 
x1 
 
x2 x3 
001 
x1 
x2 x3 
011 
x1 
 
x2 x3 
101 
x1 
x2 x3 
111 
x1 
x2 x3 
A B C X1 X2 X3 
0 0 0 0 0 0 
0 0 1 1 0 0 
0 1 0 X X X 
0 1 1 0 1 1 
1 0 0 X X X 
1 0 1 1 0 1 
1 1 0 X X X 
1 1 1 1 1 1 
 
A B C S1 S2 
0 0 0 0 1 
0 0 1 0 1 
0 1 0 0 0 
0 1 1 0 0 
1 0 0 0 1 
1 0 1 1 1 
1 1 0 1 0 
1 1 1 1 0 
 
𝑋1 = ∑ (𝐴, 𝐵, 𝐶) = 𝐵. 𝐶 + 𝐴 
3 
A= entrada C control de calidad del vehículo 
B= entrada S vehículo soldado o no 
C= entrada P vehículo pintado o no 
 Ejercicio 56: Construir un circuito combinacional que permita activar una señal luminosa de acuerdo al 
siguiente diseño: 
 
A R 
 x1 
B x2 
C x3 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 Ejercicio 64: En la cadena de montaje de una planta de fabricación de coches se desea incorporar un 
circuito digital que sea capaz de controlar la apertura y cierre de dos compuertas (S1, S2) por donde han de pasar los 
vehículos. Las compuertas se controlan en función de tres parámetros característicos de los vehículos (C, S, P). 
Siendo: C: control de calidad del vehículo. S: indica si el vehículo ha sido soldado o no. P: indica si el vehículo está 
pintado o no. La compuerta S1 se debe abrir siempre que los vehículos estén soldados o pintados y además hayan 
pasado el control de calidad. La compuerta S2 se abre siempre que los vehículos no estén soldados, 
independientemente de cumplir el control de calidad. Se pide: 
a) Encuentre la tabla de verdad del circuito digital 
b) Simplifique mediante Karnaugh las dos funciones 
c) Implemente con compuertas NAND. 
 
 
A B C 
 
X1 
 
X2 
X3 𝑋3 = ∑ (𝐴, 𝐵, 𝐶) = 𝐴 + 𝐵 
3 
𝑋2 = ∑ (𝐴, 𝐵, 𝐶) = 𝐵 
3 
U . T . N A R Q U I T E C T U R A D E C O M P U T A D O R A S - C I C L O 2 0 1 8 U N I D A D 2 
35 
 
 
 
𝑆𝑜𝑙𝑜 𝑐𝑜𝑛 𝑁𝐴𝑁𝐷: 𝑆1 = 𝐵 
𝑆2 = ∑ (𝐴, 𝐵, 𝐶) = 𝐵 
3 
𝑆𝑜𝑙𝑜 𝑐𝑜𝑛 𝑁𝐴𝑁𝐷: 𝑆1 = 𝐴. 𝐶 . 𝐴. 𝐵 
𝑆1 = ∑ (𝐴, 𝐵, 𝐶) = 𝐴. 𝐶 + 𝐴. 𝐵 
3 
U . T . N A R Q U I T E C T U R A D E C O M P U T A D O R A S - C I C L O 2 0 1 8 U N I D A D 2 
36 
 
 
 ̅
̅̅ ̅ ̅̅ ̅
̅̅̅̅̅ ̅
= (𝐴 + 𝐵) + (𝐵 + 𝐶) 
𝐹 𝐴, 𝐵, 𝐶 = (𝐴. 𝐵) . (𝐵. 𝐶) 
Método de expresión NAND-NAND 
 
 
 
a) Para la sumatoria: 
Se niega dos veces la función completa (Ley de Involución) y se aplica la Ley de De Morgan 
Ejemplo: 
𝐹(𝐴, 𝐵, 𝐶) = 𝐴̅. 𝐵 + 𝐵. 𝐶 
 
𝐹(𝐴, 𝐵, 𝐶) = ̿�̿̅̿�. ̿�̿̿̿�+̿̿̿�̿̿�.̿�̿� Se niega 2 veces la función completa (Ley de Involución) 
 
𝐹(𝐴, 𝐵, 𝐶) 
̅̅̅̅̅̅̅̅̅̅̅̅̅ ̅
= 𝐴. 𝐵 . 𝐵. 𝐶 Se aplica De Morgan en la negación (NOT) más interna 
 
b) Para la productoria: 
Se niega dos veces cada término y dos veces la función completa (Ley de Involución) y se aplica la Ley de 
De Morgan 
Ejemplo: 
𝐹(𝐴, 𝐵, 𝐶) = (̅̅𝐴̅ + 𝐵) . (𝐵 + ̅𝐶̅̅) 
 
 
𝐹(𝐴, 𝐵, 𝐶) 
( ) 
̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿ ̿
= (𝐴 + 𝐵) . (𝐵 + 𝐶) 
 
̿̅̿̅̿ ̿̅̿̅̅̿̅̿̿̿̿̿̿̅̅̿̅̿̅̿̅̿̅ ̿
Se niega 2 veces cada término y dos veces la función completa 
Se aplica De Morgan en la negación (NOT) más interna 
 
 
a) Para la sumatoria: 
Se niega dos veces cada término y dos veces la función completa (Ley de Involución) y se aplica la Ley de 
De Morgan 
Ejemplo: 
𝐹(𝐴, 𝐵, 𝐶) = 𝐴̅ . 𝐵 + 𝐵. 𝐶 
 
𝐹(𝐴, 𝐵, 𝐶) = (𝐴. 𝐵) + (𝐵. 𝐶) Se niega 2 veces cada término y dos veces la función completa 
 
𝐹(𝐴, 𝐵, 𝐶) 
̿̅̅̿̅̿ ̿̅̿̅̿̅̿̅̿̅̿̿̿̿̿̿̿̅̿̅̅̿̅̿̅̿̅̿̅̿̅̿̅ ̿ Se aplica De Morgan en la negación (NOT) más interna 
 
b) Para la productoria: 
Se niega dos veces la función completa (Ley de Involución) y se aplica la Ley de De Morgan 
Ejemplo: 
𝐹(𝐴, 𝐵, 𝐶) = (̅̅𝐴̅ + 𝐵) . (𝐵 + ̅𝐶̅̅) 
 
𝐹(𝐴, 𝐵, 𝐶) = (̿�̿̅̿�+̿̿̿�̿̿�)̿̿.̿̿(̿�̿̿̿�+̿̿̿�̿̅̿�) Se niega 2 veces la función completa (Ley de Involución) 
 
𝐹(𝐴, 𝐵, 𝐶) = (̿�̿̅̿�+̿̿̿�̿̿�)̿̿+̿̿̿̿(̿̿�̿̿�+̿̿̿�̿̅̿�) Se aplica De Morgan en la negación (NOT) más interna 
Método de expresión NOR-NOR 
Anexo