La línea de caché que es la que contiene el bloque, consta generalmente de entre 4 y 64 bytes (excepcionalmente 128) consecutivos (tamaño del bloqu...

La línea de caché que es la que contiene el bloque, consta generalmente de entre 4 y 64 bytes (excepcionalmente 128) consecutivos (tamaño del bloque). Número de Cachés. Este parámetro plantea dos tipos de caché distintos. Caché interna. Nivel 1 (primario): Físicamente está ubicada en el mismo chip que el procesador (CPU) y aumenta la velocidad de procesamiento. Los accesos a esta caché se efectúan más rápido. La capacidad de esta caché es bastante pequeña. Oscila entre 16KB y 64KB. Caché externa. Nivel 2 (secundario): Físicamente está ubicada fuera del chip del procesador (CPU) por lo que será más lenta que la caché de Nivel 1 pero seguirá siendo más rápida que la memoria principal. Al estar fuera (situada entre la memoria principal y el procesador) la capacidad podrá ser mayor que la caché Nivel 1. Su uso se está extendiendo de forma que cada dispositivo se fabrica con su propia caché pero son dos dispositivos diferenciados. Oscila entre 512KB y 1MB. Ésta caché se dispone físicamente junto a la CPU para que los caminos eléctricos sean lo mas cortos posible; de esta forma se minimizan los retardos y los problemas de Compatibilidad Electromagnética (CEM). Generalmente las cachés son inclusivas, es decir: CN1 ⊂CN2 ⊂CN3 ⊂MP. Contenido de la Caché. Lo ideal es que la memoria caché contenga instrucciones y datos, empleándose actualmente en diseños segmentados. Caché unificada: Datos e Instrucciones Caché dividida: Caché de Datos y caché de Instrucciones. Una caché que contiene tanto datos como Instrucciones presenta las siguientes ventajas: Presenta una tasa de aciertos mayor ya que automáticamente equilibra la carga (instrucciones y datos), es decir, si un patrón de ejecución implica muchas más captaciones de Instrucciones que de Datos, la caché tenderá a llenarse con instrucciones y viceversa. Solo se necesita implementar y diseñar una caché, por lo que el coste será más reducido. Hoy en día, la tendencia es hacia dos cachés. Se trabaja en ejecución paralela de instrucciones y los diseños “pipelining” en los que el uso de dos cachés da mejores prestaciones. (Ref. Harvard). Duplica el ancho de banda del sistema de memoria. Ventaja: elimina la competición entre el procesador de instrucciones y la unidad de ejecución. Estrategia de Escritura de Datos – Política de Actualización. A modo de introducción, comentaremos que las escrituras en memoria son menos frecuentes que las lecturas de memoria. Téngase en cuenta que hay un flujo de lectura de instrucciones muy importante, así como, el flujo de datos es mayoritariamente de lectura. La estadística en máquinas RISC es la siguiente: el 7% de accesos a memoria son de escritura y las escrituras en la caché es del orden del 20% de los accesos totales [13]. Por lo tanto, aunque las escrituras a MP sean menos eficientes que las lecturas, su incidencia en el rendimiento global, no es importante. Antes de que pueda ser reemplazado un bloque que está en la caché, es necesario saber si se ha modificado o no, es decir si el bloque es un bloque limpio o modificado (sucio). Los datos se modifican en la caché al ejecutar el programa. Si el bloque no fue modificado no hay problema pero si no, existe un problema en la escritura; esto nos lleva a dos tipos de escritura: Escritura Inmediata o Directa (Write Through): Todas las operaciones de escritura se realizan tanto en la MC como en la MP, lo que asegura que los contenidos sean siempre válidos; tiene la ventaja de no realizar limpieza al reemplazar la línea de la caché. El principal inconveniente es que genera mucho tráfico con la memoria principal, pudiendo causar un colapso (cuello de botella). Post-Escritura (Write Back): Las escrituras se realizan solo en la memoria caché. Asociada a cada línea de la caché existe un bit de “modificación”. Cuando se escribe en la caché, el bit de modificación, se pone a 1. En el caso de reemplazar una línea, se mira el bit de modificación y si está a 1, se escribirá la línea en la memoria principal, mientras que si está a 0 no. Se escribe el bloque en la MP cuando este es expulsado de la MC. Este tipo de escritura se conoce también como “escritura diferida o reescritura”. Inconveniente: se obliga a que los módulos de E/S accedan a la memoria principal a través de la memoria caché. Esto complica la circuitería y genera un cuello de botella. Incrementa la tasa de fallos de caché. Ventaja: se utiliza menos ancho de banda de memoria principal haciendo idóneo su uso en multiprocesadores. Consistencia de la información. Por último, este parámetro conlleva un problema de coherencia de datos si no se realiza la reescritura a la memoria principal. Las arquitecturas más comunes de conexión entre la MP, la MC y las E/S son las que se muestran en la Figura 18. Función de Correspondencia – Organización de la Caché. Debido a que existen menos líneas que bloques, se necesita un algoritmo que haga corresponder bloques de memoria principal a líneas de memoria caché. Existen tres tipos de correspondencia por lo que existirán tres tipos de función de correspondencia distinta: Correspondencia Directa: Ejemplo para 8 líneas. El bloque 12 de memoria principal solo podrá almacenarse en la línea 4 (= 12 módulo 8). Es la Dirección del Bloque MODULO Nº de bloques de la Caché. Correspondencia Totalmente Asociativa: Se puede almacenar en cualquier línea. Correspondencia Asociativa por Conjuntos: Si se escoge asociatividad 2 (2 bloques por conjunto). Se puede almacenar en cualquier línea del conjunto 0 (= 12 módulo (8/2)).