Síntesis de circuitos logicos( Leonel Arguelles) - Leonel Argüelles Chimal

Vista previa del material en texto

Síntesis
La Lógica programable es un tipo de diseño e implementación de chips, donde la principal característica, es que permite la reconfiguración de los circuitos con el cambio del software que incorpora. Resultando esto lo contrario de la lógica cableada. Existen varios aspectos que caracterizan la lógica programable, estos son: 
 Simplicidad del diseño. 
 Funcionalidad adicional, mayor flexibilidad y posibilidad de reprogramar.
 Bajo consumo por parte de los dispositivos.
 Fiabilidad. 
 Menor costo, ya que no se van a utilizan más recursos de los necesarios. 
 Ahorro de espacio. 
 Seguridad.
La lógica programable, comprende a los componentes que contienen conjuntos de elementos lógicos (AND, OR, NOT, LATCH, FLIP-FLOP) que pueden ser programados por el usuario en cualquier función lógica que se desee y que el componente soporte.
 La mayoría de los PLDs (los SPLDs) están formados por matrices de conexiones: una matriz de puertas AND, y una matriz de puertas OR y algunos, además, poseen registros. En el caso de la memoria de solo lectura (ROM) tenemos una matriz AND fija y una matriz OR programable. En el caso de las PLA tenemos una matriz AND programable y una matriz OR programable. Y finalmente, las PAL poseen una matriz AND programable y una matriz OR fija.
El desarrollo de las nuevas tecnologías de fabricación de circuitos integrados durante las últimas décadas ha dado lugar a la aparición de herramientas software y hardware de diseño, así como de simulación de dispositivos electrónicos, de manera que se han creado nuevos dispositivos y circuitos electrónicos con una mayor complejidad y funcionalidad. A su vez, este aumento de complejidad en los diseños ha originado que las metodologías que se usan para desarrollar un diseño sufran también una evolución.
Verilog y VHDL están englobados dentro de Lenguajes de Descripción Hardware (HDL). Un HDL es un lenguaje de programación especializado que se utiliza para definir la estructura, diseño y operación de circuitos electrónicos y electrónicos digitales. Así, estos lenguajes hacen posible una descripción formal de un circuito electrónico, y posibilitan su análisis automático y su simulación.
La forma más común de describir un circuito consiste en la utilización de esquemas, pero también existe la necesidad de disponer de una descripción del circuito que permita el intercambio de información entre las diferentes herramientas CAD que componen un ciclo de diseño.
 Al principio se utilizó un lenguaje de descripción que permitía, mediante sentencias simples, describir completamente un circuito. A estos lenguajes se les llamó Netlist (conjunto de instrucciones que indican la interconexión de los componentes de un diseño, es decir, una lista de conexiones). 
A partir de estos lenguajes simples, que ya son auténticos lenguajes de descripción de hardware (HDL), se descubrió el interés que puede tener el representar los circuitos directamente utilizando un lenguaje en vez de usar esquemas. Los esquemas desde el punto de vista humano son más sencillos de entender, pero el lenguaje siempre permite una edición más fácil y rápida. 
Con una mayor sofisticación de las herramientas de diseño y con la puesta al alcance de todos de la posibilidad de fabricación de circuitos integrados y de lógica programable, fue apareciendo la necesidad de poder describir los circuitos con un alto grado de abstracción, no desde el punto de vista estructural, sino desde un enfoque funcional. 
Existía la necesidad de poder describir un circuito, pero no desde el punto de vista de sus componentes, sino de acuerdo a su funcionamiento. Este nivel de abstracción se había alcanzado ya con las herramientas de simulación.
EL LENGUAJE VHDL.
El lenguaje VHDL es un lenguaje de descripción de circuitos electrónicos digitales cuyo fin es la descripción de circuitos digitales o el modelado de fenómenos científicos. Al no ser un lenguaje de programación, para poder diseñar circuitos con él es necesario conocer su sintaxis y tener en cuenta una serie de cuestiones. Este lenguaje VHDL es un estándar de dominio público llamado IEEE 1076-1993. Al ser un estándar no depende de ningún fabricante o dispositivo, es independiente; esto también provoca que se puedan reutilizar los diseños; y por último, al ser un estándar tiene la ventaja de que es un diseño jerárquico, por lo que se mantiene un orden y se siguen ciertas reglas.
 Con la aparición de técnicas para la síntesis de circuitos a partir de un lenguaje de alto nivel, se utilizaron precisamente lenguajes de simulación, que, si bien alcanzan un altísimo nivel de abstracción, su orientación es básicamente la de simular. De esta manera, los resultados de una síntesis a partir de descripciones con estos lenguajes no es siempre la más óptima. Uno de los lenguajes de síntesis que se desarrolló a partir de los lenguajes de modelado y simulación lógica es el VHDL.
El significado de las siglas VHDL es “Very High Speed Integrated Circuit Hardware Description Language” (Lenguaje de Descripción de Hardware para Circuitos Integrados de Muy Alta Velocidad). VHDL es un lenguaje de descripción y modelado diseñado para describir, en una forma en que los humanos y las máquinas puedan leer y entender, la funcionalidad y la organización de sistemas hardware digitales, placas de circuitos y componentes. 
VHDL es un lenguaje con una sintaxis amplia y flexible que permite el modelado estructural, en flujo de datos y de comportamiento hardware. Permite el modelado preciso, en distintos estilos, del comportamiento de un sistema digital conocido y el desarrollo de modelos de simulación. Los objetivos del lenguaje VHDL son el modelado (desarrollo de un modelo para la simulación de un circuito o sistema) y la síntesis (proceso en donde se parte de una especificación de entrada con un determinado nivel de abstracción y se llega a una realización más detallada, menos abstracta) de circuitos y sistemas electrónicos y digitales.
ALGUNAS VENTAJAS DEL USO DEL VHDL. 
- VHDL permite diseñar, modelar y comprobar un sistema desde un alto nivel de abstracción bajando hasta el nivel de definición estructural de compuertas. 
- Circuitos descritos utilizando VHDL, siguiendo unas guías para síntesis, pueden ser utilizadas por diversas herramientas de síntesis para crear e implementar circuitos. 
- Los módulos creados en VHDL pueden utilizarse en diferentes diseños, lo que permite la reutilización del código. Además, la misma descripción puede utilizarse para diferentes tecnologías sin tener que rediseñar todo el circuito. 
- Al estar basado en un estándar (IEEE std 1076-1987, IEEE std 1076-1993) los ingenieros de toda la industria de diseño pueden usar este lenguaje para minimizar errores de comunicación y problemas de compatibilidad. 
- VHDL permite diseño Top-Down, esto es, describir (modelar) el comportamiento de los bloques de alto nivel, analizarlos (simularlos) y refinar la funcionalidad en alto nivel requerida antes de llegar a niveles más bajos de abstracción de la implementación del diseño. 
- VHDL permite dividir o descomponer un diseño hardware y su descripción VHDL en unidades más pequeñas (modularidad).
El lenguaje Verilog también es un lenguaje de descripción de circuitos digitales. Soporta el diseño, la prueba y la implementación de circuitos analógicos, digitales y de señales mixtas a diferentes niveles de abstracción. Al igual que VHDL, este lenguaje es un estándar de dominio público. Este lenguaje se diseñó basandose en el lenguaje de programación C, con el fin de que resultara familiar para los diseñadores y así fuese rápidamente aceptado. Por ello, Verilog tiene un preprocesador como C y la mayoría de sus palabras reservadas son similares a las de C.
Comparación de lenguaje C y verilog
1. La secuencia del programa se ejecuta secuencial y secuencialmente, que es una estructura secuencial, y Verilog describe el hardware que se puede ejecutar al mismo tiempo y al mismo tiempo, que es una estructura paralela.
2. Verilog puede usar la entraday la salida de la entrada. Hay pocas funciones y el lenguaje tiene muchos estilos.
3. El procedimiento se llama número de función. No tiene características de retardo de tiempo. Una función es única y es la misma para el mismo número de función. Verilog no utiliza la misma modalidad para los módulos. Incluso si se utiliza el mismo módulo para la optimización, debe especificarse con un nombre diferente.
Lenguaje de Verilog: las reglas están muy muertas y hay muchas restricciones, hay límites para el veredicto que se pueden usar.
 La imitación es más lenta que verdadera, la función de verificación de errores es deficiente, el error es desconfianza y la información no está completa. El software de imitación a menudo es muy costoso y se puede confiar en él. 
No hay tiempo para hablar de eso. Después de la transferencia, se debe realizar el proceso Verilog. Debe haber demoras manuales y se debe expresar la cantidad de demoras artificiales, lo que significa que debe expresarse como una máquina de estado limitada, es decir, la Verilog de nivel RTL De lo contrario, no hay forma de usar las herramientas integrales para convertir el código fuente de Verilog en lógica de nivel de puerta.