Combinacionales Estandar

Vista previa del material en texto

Página 1 
 
PPPRRROOOBBBLLLEEEMMMAAASSS RRREEESSSUUUEEELLLTTTOOOSSS 
A. Síntesis directa de un multiplexor de tres canales y dos bits por canal (MPX 3x2), seleccionables por código binario 
natural. 
Este ejemplo muestra la síntesis directa de un circuito combinacional 
estándar, cuyo esquema general en bloques se puede ver en la figura de la 
derecha. Por las características especiales de esta estructura 
combinacional, se puede proceder a un diseño en forma directa 
inclusive sin tener que escribir la función lógica correspondiente, 
siguiendo los pasos que se indican: 
 Si el multiplexor contiene más de un bit por canal, se sintetiza la estructura básica de un bit por canal, que luego se 
repite tantas veces como bits contenga cada canal y se conectan apropiadamente. 
 Se determina el código que ingresará por las líneas de selección, y la cantidad de estas líneas, de acuerdo a la 
cantidad de canales previstos. 
 El código requerido es el binario natural. Luego como se trata de tres canales, son necesarios dos bits/líneas para la 
selección de las entradas, de modo que se cumpla que la cantidad de canales debe ser menor o igual que la cantidad 
de palabras que se pueda generar con las líneas de selección. En este caso es 3 canales  22 
 Se asigna una combinación del código para cada canal. 
 Se procede a asignar las palabras del código que habilitarán a cada canal (este proceso es en general arbitrario): 
S1 , S2 = 0 , 1 ............................... habilita al canal A. 
S1 , S2 = 1 , 0 ............................... habilita al canal B. 
S1 , S2 = 1 , 1 ............................... habilita al canal C. 
S1 , S2 = 0 , 0 ............................... no utilizada. 
 Se dispone de tantas compuertas AND como canales de entrada deba tener el 
circuito. 
 Al requerirse tres canales, habrá tres compuertas AND. 
 Sobre cada compuerta AND se ingresa el primer bit de cada canal de entrada 
en forma directa y todas las líneas de selección las que ingresarán negadas si 
el bit correspondiente de la combinación del código que se le haya asignado 
es cero, y directa si el bit correspondiente del código es uno. 
 Cada compuerta AND recibe tres entradas, una para los datos y dos más 
para el código de selección. 
 Las salidas de todas las compuertas AND se concentrarán en una compuerta 
OR, cuya salida representará la salida del multiplexor si los canales son 
unitarios, o la salida del primer bit del multiplexor si los canales son multi-bit. 
 
 
2 0 2 0 
 
TTTÉÉÉCCCNNNIIICCCAAASSS YYY EEESSSTTTRRRUUUCCCTTTUUURRRAAASSS DDDIIIGGGIIITTTAAALLLEEESSS 
TTPP 
0088 
Tema: Combinacionales Estándar 
Ingeniería Informática – Licenciatura en Sistemas 
Apellido y Nombre: LU: 
Carrera: Fecha: 
S
1
S
2
A
1
B
1
C
1
S
1
S
2
A
1
Z
1
B
1
C
1
TÉCNICAS Y ESTRUCTURAS DIGITALES 
Página 2 
 Si los canales de entrada contienen más de un bit, se duplica la estructura construida para un bit, tantas veces como 
bit por canal tenga el dispositivo general. 
 En este caso el circuito requiere de dos bits por canal, por lo tanto se dispondrá de dos estructuras como la anterior, 
conectándose entre ellas las líneas de selección para que actúen simultáneamente para ambas estructuras parciales. 
 Cada compuerta OR utilizada concentrará siempre todos los bits de un mismo canal. 
 El esquema final se muestra en la figura siguiente. 
S
1
S
2
A
1
A
2
Z
1
Z
2
B
1
B
2
C
1
C
2
 
B. Combinación de multliplexores MPX 3x2 para obtener MPX 3x4, 6x2 y 6x4. 
Utilizando unidades menores de multiplexores se pueden construir estructuras mayores para multiplexar cualquier 
número de canales con cualquier cantidad de bits por canal. Al realizar esta práctica deben tenerse en cuenta 
básicamente dos consideraciones: 
 Al aumentar la cantidad de canales, debe aumentar la cantidad de líneas de selección. 
 Al aumentar la cantidad de bits por canal, no aumenta la cantidad de líneas de selección, y éstas se conectan en 
cascada. 
Para armar un MPX 3x4 con el bloque MPX 3x2 (diseñado en el ítem A), se procede de la siguiente manera: 
 Como no aumentan los canales, no se deben 
adicionar líneas de selección. Sólo se redefine la 
cantidad de bits por canal. Por lo tanto, de 
acuerdo a las consideraciones dadas, debemos 
conectar los bloques necesarios en cascada. 
Nótese en la figura de la derecha qué bit corresponde a qué 
canal, por ejemplo el primer canal del MPX 3x4 es el Canal 
A y está formado por los bits A1, A2, A3 y A4 (A1 y A2 
corresponden al primer canal del primer bloque MPX 3x2 y 
A3 y A4 corresponden al primer canal del segundo 
bloque MPX 3x2) 
La selección, de acuerdo a las combinaciones 
presentes en S1 y S2 sigue siendo la misma dada para 
el bloque MPX 3x2 del ítem A. La diferencia es que en esta estructura cada canal tiene 4 bits. 
TÉCNICAS Y ESTRUCTURAS DIGITALES 
Página 3 
 Ahora se construye un MPX 6x2 con bloques MPX 3x2. Como aumentan los canales y no los bits por canal, debemos 
aumentar las líneas de selección, con las dos líneas S1 y S2 que teníamos no alcanza para seleccionar entre 6 canales 
diferentes. Con 3 líneas de selección ya podemos seleccionar los 6 canales. 
A continuación se muestra el MPX 6x2 solicitado. 
 
Observemos que hemos podido construirlo con 3 bloques MPX 3x2, en un primer nivel hemos conectado en cascada 
dos bloques MPX 3x2 a través de sus dos líneas de selección del MPX 3x2. de los cuales, con algunas de las 3 
combinaciones previstas para las entradas de selección, quedaría seleccionado un canal del bloque de arriba y otro 
del bloque de abajo, en ese caso se podría considerar que es un bloque MPX 3x4; por lo tanto se hace necesario 
agregar en otro nivel un tercer bloque MPX 3x2, para que seleccione usando la línea S3, uno de los dos canales que 
llegan a él. También se observa que una de las entradas a este bloque queda no se usa. 
 Por último se forma el MPX 6x4 a partir del bloque básico 3x2. En este caso aumentan los canales y aumentan los 
bits por canal. Entonces deben aumentarse las líneas de selección y además conectar los bloques en cascada. 
Puede ser de ayuda observar el MPX 6x2 del ítem anterior. Considere que si se tiene un bloque básico MPX 6x2, 
como el siguiente, para armar una estructura MPX 6x4 no se aumentan los canales, pero sí los bits por canal, por lo 
tanto la solución consiste en conectar en cascada dos bloques MPX 6x2. 
 
 
 
 
 
 
 
 
 
MPX 
6x4 D1 D2 
S1 S2 S3 
Z1 
Z2 
B1 B2 
C1 C2 
A1 A2 
E1 E2 
F1 F2 
TÉCNICAS Y ESTRUCTURAS DIGITALES 
Página 4 
 
C. Diseño de un decodificar excitador a 7 segmentos. 
Un decodificador es un circuito combinacional que recibe una 
secuencia binaria en un código preestablecido en la entrada y 
devuelve un valor equivalente (código posicional) a la salida. 
Es excitador cuando sus salidas se configuran para activar algún 
dispositivo de visualización (por ejemplo un display de 7 
segmentos), y por lo tanto a la salida el circuito muestra el dato 
equivalente al elemento del código ingresado. 
Se plantea una tabla de verdad con 4 entradas (que contienen el 
código BCD) y 7 salidas (cada uno de los segmentos del display). 
∑ ∏ A B C D a b c d e f ∑ ∏ A B C D a b c d E f g 
0 15 0 0 0 0 1 1 1 1 1 1 5 10 0 1 0 1 1 0 1 1 0 1 1 
1 14 0 0 0 1 0 1 1 0 0 0 6 9 0 1 1 0 1 0 1 1 1 1 1 
2 13 0 0 1 0 1 1 0 1 1 0 7 8 0 1 1 1 1 1 1 0 0 0 0 
3 12 0 0 1 1 1 1 1 1 0 0 8 7 1 0 0 0 1 1 1 1 1 1 1 
4 11 0 1 0 0 0 1 1 0 0 1 9 6 1 0 0 1 1 1 1 1 0 1 1 
En esta tabla de verdad marcaremos con 1 aquellas salidas necesarias para encender los segmentos que formarán el 
dígito que corresponda a la combinación BCD considerada. Luego deberemos minimizar las 7 funciones lógicas de salida. 
A las funciones a, b, c y d las obtenemos directamente desde la tabla de verdad, tomando los 0, ya que es menor la 
cantidad de maxitérminos. 
TÉCNICAS Y ESTRUCTURAS DIGITALES 
Página 5𝑎(𝐴,𝐵, 𝐶,𝐷) = (𝐴 + �̅� + 𝐶 +𝐷) ∙ (�̅� + �̅� + �̅� + 𝐷) 
𝑏(𝐴, 𝐵, 𝐶, 𝐷) = (𝐴 + �̅� + �̅� + 𝐷) ∙ (𝐴 + �̅� + 𝐶 + �̅�) 
𝑐(𝐴,𝐵, 𝐶, 𝐷) = (�̅� + �̅� + 𝐶 + �̅�) 
𝑑(𝐴, 𝐵, 𝐶,𝐷) = (𝐴 + �̅� + �̅� + �̅�) ∙ 𝑎(𝐴, 𝐵, 𝐶, 𝐷) 
Para la función e, si hacemos ambos mapas veremos que en el de ∏ se forman 3 lazos de 2 marcas y en el de ∑ se forman 
2 lazos de 2 marcas, entonces nos quedamos con esta última forma. 
𝑒(𝐴, 𝐵, 𝐶, 𝐷) = �̅��̅��̅� + �̅�𝐶�̅� 
Siguiendo el mismo criterio minimizamos f y g y obtenemos: 
𝑓(𝐴,𝐵, 𝐶,𝐷) = (𝐴 + 𝐶̅ + �̅�) ∙ (𝐴 + 𝐵 + �̅�) ∙ (𝐴 + 𝐵 + �̅�) 
𝑔(𝐴, 𝐵, 𝐶,𝐷) = (𝐴 + �̅� + �̅� + �̅�) ∙ (𝐴 + 𝐵 + 𝐶) 
Procedemos a dibujar el decodificador solicitado, quedando de la siguiente manera: 
A B C D
b
d
a
c
e
f
g
 
 
 
TÉCNICAS Y ESTRUCTURAS DIGITALES 
Página 6 
PPPRRROOOBBBLLLEEEMMMAAASSS AAA RRREEESSSOOOLLLVVVEEERRR 
1. Responda 
a) ¿Cómo pueden clasificarse los circuitos combinacionales estándar? 
b) Defina MPX, DMPX, Codificadores con y sin prioridad, Decodificador excitador, Decodificador no excitador, ALU. 
c) ¿Es posible implementar un decodificador con un circuito DMPX? ¿Qué consideraciones se deben tener en cuenta? 
d) ¿Se podría implementar un DMPX con compuertas tri-state? ¿Cómo lo haría? 
e) ¿Qué relación hay entre codificadores y decodificadores y conversores de código? 
2. Utilizando circuitos sumadores de 1 bit construya un sumador de 5 bits. Indique todas las conexiones necesarias para 
que el circuito funcione correctamente. 
3. Modifique el sumador del ítem anterior de modo que se convierta en un restador por complemento. 
4. Al diseño anterior incorpore una línea especial que permita seleccionar la operación a realizar sobre los valores de 
entrada: Suma o Resta. 
5. Utilizando bloques ALU de 1 bit construya una ALU de 4 bits. Indique todas las conexiones necesarias para que el 
circuito funcione correctamente. 
6. Modifique el diseño de la siguiente Unidad Aritmético Lógica (ALU) de modo que incluya las operaciones 𝑨⨁𝑩̅̅ ̅̅ ̅̅ ̅,𝑨⊕𝑩, 
�̅�, 𝑨 ∙ 𝑪 
 
7. Complete los siguientes esquemas indicando los nombres de las líneas y determine qué circuitos implementan. 
a) b) 
TÉCNICAS Y ESTRUCTURAS DIGITALES 
Página 7 
8. Diseñe la estructura interna 
a) Multiplexor 2x2 
 
b) Demultiplexor 4x1 
 
9. Construya los circuitos solicitados a partir de los bloques indicados: 
a) Un MPX 8x2 a partir de bloques MPX 2x2 
b) Un MPX 8x4 a partir de bloques MPX 2x2 
c) Un DMPX 8x2 a partir de bloques DMPX 4x1 
d) Un DMPX 4x3 a partir de bloques DMPX 4X1 
10. Diseñe un circuito codificador que dada la siguiente secuencia de luces led obtenga el equivalente en binario Gray. 
Tenga en cuenta la correspondencia indicada. 
 
 0 1 2 3 
11. Diseñe un circuito decodificador que permita mostrar los valores del código BCO Johnson en el siguiente 
display de 7 segmentos. 
12. Diseñe un comparador que determine si 2 secuencias binarias, de 3 bits cada una, son idénticas y 
simétricas. Por ejemplo, las secuencias 010 y 010 son idénticas y simétricas; mientras las secuencias 110 y 
110 son idénticas pero no simétricas. 
PPPRRROOOBBBLLLEEEMMMAAASSS AAADDDIIICCCIIIOOONNNAAALLLEEESSS 
13. Configure a nivel de bloques circuitos combinacionales MPX ó DMPX: 
a) MPX 4x1 a partir de MPX 2x1 
b) MPX 4x4 a partir de MPX 2x2 
c) DMPX 8x4 a partir de DMPX 4x2 
d) DMPX 16x8 a partir de DMPX 8x4 
14. Diseñe los siguientes conversores de código: 
a) Conversor de BCD Natural (3 bits) a BCD XS-3 
b) Conversor de BCH Gray a BCH Natural. 
15. Utilizando bloques semisumadores, sumadores totales, semirestadores y restador total, implemente un 
sumador/restador de 4 bits seleccionable por línea de modalidad. 
16. Diseñe, a nivel de bloques, la lógica combinacional de un circuito de procesamiento de datos que recibe una señal de 5 
bits (en BCD Johnson). Esta señal puede ser procesada de 4 formas diferentes de acuerdo al valor de líneas de 
selección: 
a) convertir la entrada a BCD Natural, 
b) detectar los valores impares, 
c) incrementar en 1 el valor de la entrada, 
d) generar un bit de paridad par para los datos. 
17. Modifique el diseño interno de la Unidad Aritmético-Lógica (ALU) de modo que en la selección de la operación a 
realizar utilice un circuito multiplexor. 
18. Utilizando bloques combinacionales estándar diseñe un circuito que convierta un valor del BCO Johnson a su 
equivalente en BCO Gray o BCO Natural, según una línea de selección. 
Referencias 
 Martínez, Sergio L. Principios Digitales y Circuitos Lógicos. 2da Edición. Editorial de la Universidad Nacional de Jujuy EDIUNJU. 
2010 
 Wakerly, J. “Diseño Digital – Principios y Prácticas”. Capítulos 5 y 6. Editorial Prentice Hall. México. 2000.”