Secuenciales aplicaciones_APLICACIONES CON FLIP FLOPS

Vista previa del material en texto

1
+
 - 2 
Unidad 4.2 – CIRCUITOS LÓGICOS SECUENCIALES
APLICACIONES CON FLIP FLOPS 
Contenido
 
• Aplicaciones con flip-flops
• Concepto y clasificación
 Registros de desplazamiento
 Contadores binarios
• Asincrónicos
• Sincrónicos
 Diseño de contadores
• Ejemplos
 Memorias
Referencias (Aula Virtual)
> Floyd T. (2006). FUNDAMENTOS DE 
SISTEMAS DIGITALES. Capítulo 7: Latches, flip-
flops y temporizadores; capítulo 8: Contadores; 
capítulo 9: Registros de desplazamiento.
> Tocci R. (2007). SISTEMAS DIGITALES 
PRINCIPIOS Y APLICACIONES. Capítulo 5: Flip-
flops y dispositivos relacionados; capítulo 7: 
Contadores y registros.
> Mano M. (2003). DISEÑO DIGITAL. 
Capítulo 5: Lógica secuencial sincrónica; 
capítulo 6: Registros y contadores.
> Brown S. (2006). FUNDAMENTOS DE LÓGICA 
DIGITAL CON DISEÑO VHDL. Capítulo 7: Flip-
flops, registros, contadores y un procesador 
simple.
2
U4 – CIRCUITOS LÓGICOS SECUENCIALES
APLICACIONES CON FLIP-FLOPS
Concepto
Las unidades biestables (flip-flops) se utilizan como 
unidades complementarias para configurar circuitos 
secuenciales utilizando como base estructuras 
combinacionales. 
 
 
  
 
 
 

   
 




Serie - serie
Serie - paralelo
Registros de
 Paralelo - serie
desplazamiento
Paralelo - paralelo
Universal
Buffers
Otras Aritméticos
Memorias

 


  
 




 
 

 
 
Evolución Asincrónicos
 
interna Sincrónicos
Fijo
Módulo 
Programable
Contadores
 Código Decimalesbinarios 
de cuenta Otros códigos
Ascendentes
Progresión Descendentes
Bidireccionales
















A
pl
ic
ac
io
ne
s
A
pl
ic
ac
io
ne
s
3
3
U4 – CIRCUITOS LÓGICOS SECUENCIALES
REGISTROS DE DESPLAZAMIENTO
Concepto
Son unidades construidas en base a flip-flops para 
configurar estructuras de memoria con diferentes 
configuraciones. 
(Floyd, pg. 553)
4
4
U4 – CIRCUITOS LÓGICOS SECUENCIALES
REGISTROS DE DESPLAZAMIENTO
Estructura serie - serie
Entrada
serie
CLK
CLR
PRS
D Q
FF 2
Q
>
D Q
FF 1
Q
>
D Q
FF 3
Q
>
D Q
FF 4
Q
>
Salida
serie
QA QB QC
QD CLK por flanco (+).
Borrado previo.
Los datos ingresan 
por FF1 y se leen 
por FF4 (QD).
(Brown, pg. 399; Floyd, pg. 553)
5
5
U4 – CIRCUITOS LÓGICOS SECUENCIALES
REGISTROS DE DESPLAZAMIENTO
Estructura serie - serie
Entrada
serie
CLK
CLR
PRS
D Q
FF 2
Q
>
D Q
FF 1
Q
>
D Q
FF 3
Q
>
D Q
FF 4
Q
>
Salida
serie
QA QB QC
QD
CLK por flanco (+).
Borrado previo.
Los datos ingresan 
por FF1 y se leen 
por FF4 (QD).
Simulación en Matlab
dato 1 
6
6
U4 – CIRCUITOS LÓGICOS SECUENCIALES
REGISTROS DE DESPLAZAMIENTO
Estructura serie - paralelo
Modelo de 4 bits con 
FF tipo D.
CLK por flanco (+).
Los datos ingresan 
por FF0 (D) y se leen 
por (QD Q1 Q2 Q3).
Debe esperarse el 
ingreso de todos los 
datos para no leer 
con error.
Bloque funcional
D
ia
gr
am
a 
te
m
po
ra
l
(Floyd, pg. 558)
7
7
U4 – CIRCUITOS LÓGICOS SECUENCIALES
REGISTROS DE DESPLAZAMIENTO
Estructura paralelo - serie 
Modelo de 4 bits con 
FF tipo D.
CLK por flanco (+).
Los datos ingresan 
por (DD D1 D2 D3) y se 
leen por FF3 (Q3)2.
Control para carga de 
datos (LOAD! con 0) y 
desplazamiento 
(SHIFT con 1).
(Floyd, pg. 560)
Diagrama temporal
Bloque funcional
8
8
U4 – CIRCUITOS LÓGICOS SECUENCIALES
REGISTROS DE DESPLAZAMIENTO
Estructura paralelo - paralelo
Modelo simple, precursor de la memoria. CLK por flanco (+).
Los datos ingresan por las líneas (DD D1 D2 D3) y se leen en las salidas de 
cada flip-flop (QD Q1 Q2 Q3).
Acción rápida. Los datos están disponibles a la salida luego del 1º pulso 
de reloj.
(Floyd, pg. 564)
9
9
U4 – CIRCUITOS LÓGICOS SECUENCIALES
REGISTROS DE DESPLAZAMIENTO
Estructura paralelo - paralelo con recirculación
CLK por flanco (–).
Borrado previo.
Los datos ingresan por 
las líneas PRS invertidos. 
Solo se cargan los datos 
[1].
Los datos se leen en las 
salidas de cada flip-flop 
(A, B, C, D).
Los flip-flops J-K 
trabajan como tipo D.
Las realimentaciones 
configuran un registro 
con recirculación.
borra
todo
carga 1 en 
Q1 y Q2
borra de
nuevo
carga 1 
en Q4
(Brown, pg. 400)
(Floyd, pg. 572)
10
10
U4 – CIRCUITOS LÓGICOS SECUENCIALES
REGISTROS DE DESPLAZAMIENTO
Registro Universal
Unidad de 4 bits con FF S-R 
trabajando como FF D.
CLK por flanco (+).
El código ingresado por el Control de 
Modo, determina el tipo de acceso y 
configuración del registro.
(Floyd, pg. 568)
11
11
U4 – CIRCUITOS LÓGICOS SECUENCIALES
CONTADORES BINARIOS
Concepto
Son unidades de una entrada 
y n salidas que muestran a la 
salida, en el código y secuencia 
preestablecidos, la cantidad de 
pulsos registrados en la 
entrada. 
Esquema de diseño genérico
12
12
U4 – CIRCUITOS LÓGICOS SECUENCIALES
CONTADORES BINARIOS
Estructuras asincrónicas
Cada flip-flop activa al siguiente ingresando por la línea de CLK.
Para que un f-f se active, el anterior debe cambiar de estado.
Los f-f están configurados como tipo T.
Para progresión a derecha, la activación se hace con la salida Q 
directa anterior.
Para progresión a izquierda, la activación se hace con la 
salida Q negada anterior.
Progresión a derecha Progresión a izquierda
(Brown, pg. 402); Floyd. pg. 479
13
13
U4 – CIRCUITOS LÓGICOS SECUENCIALES
CONTADORES BINARIOS
Contador binario asincrónico 
4 bits ascendente 
Cada flip-flop activa al siguiente 
ingresando por la línea de CLK.
Los f-f están configurados como 
tipo T.
Para conteo ascendente, la 
activación se hace con la salida 
Q directa anterior.
Simulación en Matlab
14
14
U4 – CIRCUITOS LÓGICOS SECUENCIALES
CONTADORES BINARIOS
Contador binario 
asincrónico 4 bits 
descendente 
Cada flip-flop activa al siguiente 
ingresando por la línea de CLK.
Los f-f están configurados como 
tipo T.
Para conteo descendente, la 
activación se hace con la salida 
Q negada anterior.
CLK (cuenta)
Q4
Q3
Q2
Q1
1
1
1
1=1510
1
0
0
1=910
Simulación 
en Matlab
15
15
U4 – CIRCUITOS LÓGICOS SECUENCIALES
CONTADORES BINARIOS
Contador asincrónico bidireccional
El cambio de dirección de conteo se realiza con un MPX 2x1.
El ingreso en la línea de contaje [0 ó 1] determina la activación del 
MPX [Q neg ó Q dir).
Los f-f J-K están activados como f-f tipo T.
MPX 2x1
16
16
U4 – CIRCUITOS LÓGICOS SECUENCIALES
CONTADORES BINARIOS
Contador asincrónico BCD
Cuenta en binario natural de 4 bits.
Al llegar a la cuenta 10 decimal, la compuerta NAND activa las 
líneas de CLEAR.
No es muy eficiente.
Cuenta final
A B C D
1 0 1 0
(10 decimal)
borra el 
contador
(Brown, pg. 399; Floyd, pg. 480)
17
17
U4 – CIRCUITOS LÓGICOS SECUENCIALES
CONTADORES BINARIOS
Contador sincrónico binario natural
4 bits - ascendente
diagrama de tiempos
7 bits - ascendente Utiliza FF J-K 
configurado en T.
Cada AND colecta 
todas las salidas 
anteriores.
Un f-f no cambia de 
estado hasta que 
todos los anteriores 
estén en 1.
Diseño directo
(Brown, pg. 404)
(Floyd, pg. 488)
18
18
U4 – CIRCUITOS LÓGICOS SECUENCIALES
CONTADOR BINARIO NATURAL ASCENDENTE
Modelo de 
simulación
Diagrama temporal
Clk
Q4
Q3
Q2
Q1
19
19
U4 – CIRCUITOS LÓGICOS SECUENCIALES
CONTADORES BINARIOS
Formatos de módulo distinto de 2N
BCD - ascendente Módulo 5 - ascendente
Módulo 3 - ascendente Módulo 11 - ascendente
En general requieren diseño por T.V.
(B
ro
w
n,
 p
g.
 4
12
)
20
20
U4 – CIRCUITOS LÓGICOS SECUENCIALES
CONTADORES BINARIOS
Proceso de diseño
Fundamentalmente consiste en 
diseñar los bloques combinacio-
nales que alimentarán a cada f-f.
Se define tipo y cantidad de f-f a 
utilizar, según el código elegido.
Se genera la tabla de secuencia.
Habrán tantos circuitos como 
f-f y entradas hayan.
La primera palabra de estados 
anteriores y la última de 
estados actuales coinciden 
(se reinicia la secuencia).
Las entradas de los f-f son 
las salidas de los bloques 
combinacionales para el diseño. 
Los estados anteriores son las 
entradas.
Salida del bloquecombinac. 
entrada del FF
Entrada bloque
combinac. Salida del FF
(Floyd, pg. 499)
21
21
U4 – CIRCUITOS LÓGICOS SECUENCIALES
CONTADORES BINARIOS - DISEÑO
Ej. Contador sincrónico Johnson de 3 bits (marca 1 – pogresión 
a izquierda), descendente con flip-flop J-K .
? ? ?
22
22
U4 – CIRCUITOS LÓGICOS SECUENCIALES
CONTADORES BINARIOS - DISEÑO
Ej. Contador sincrónico Johnson de 3 bits – descendente con
 flip-flop J-K.
23
23
U4 – CIRCUITOS LÓGICOS SECUENCIALES
CONTADORES BINARIOS - DISEÑO
Ej. Contador sincrónico Johnson de 3 bits – descendente con
 flip-flop J-K.
S
im
ul
ac
ió
n 
en
 M
at
la
b
24
24
U4 – CIRCUITOS LÓGICOS SECUENCIALES
MEMORIAS
Ej. Memoria RAM de 8x4.
A6
A5
A4
A3
A2
A1
A0
CS
GND
VCC
A7
A8
A9
I/O1
WE
1
2
3
4
5
6
7
8
9
18
17
16
15
14
13
12
11
10
I/O2
I/O3
I/O4R
A
M
 1
K
 x
 4
A2
A1
A0
GND
VCC
I/O1
R/W
1
2
3
4
5 8
9
10
11
6 7
12
OE
R
A
M
 8
 x
 4
I/O2
I/O3
I/O4
CS
Esquema real Esquema ficticio
• Memoria RAM con flip-flop 
tipo D.
• 8 registros de 4 bits.
• Bus de direcciones 
A0 A1 A2.
• Bus de datos bidireccional 
DIO0 DIO1 DIO2 DIO3
• Lectura/escritura R/W.
• Selección de chip CS.
• Habilitación de salida OE.
8 
re
gi
st
ro
s
4 bits