CONVERTIDORES DIGITAL-ANALOGO

Vista previa del material en texto

Convertidores D/A.- 1
CONVERTIDORES DIGITAL-ANALOGO 
 
INTRODUCCION 
Las señales digitales, por lo menos idealmente, están representadas por formas de 
onda que pueden hacer transiciones abruptas entre dos valores. Las señales que pueden 
adoptar cualquier valor en un margen continuo se llaman señales analógicas. Cuando éstas 
deben ser procesadas, ordinariamente es muy ventajoso convertir la señal a forma digital 
para que se pueda efectuar el proceso digitalmente. 
Por ejemplo, una tensión analógica puede ser una tensión fija (c.c.) y el proceso 
necesario puede consistir en determinar su valor. Un voltímetro analógico indicará el valor 
de la tensión por la posición de una aguja o un índice sobre una escala. Un voltímetro 
digital dará una indicación numérica más cómoda en un panel de visualización. O bien, la 
señal analógica puede ser la tensión de salida variable con el tiempo M(t) de un micrófono. 
El proceso requerido puede consistir entonces en transmitir M(t) la entrada de un altavoz 
situado a distancia procurando minimizar el efecto del ruido (perturbación aleatoria 
imprevisible) que indefectiblemente se superpone a la señal durante la transmisión. La 
manera más eficaz de suprimir el ruido es transmitir la señal digitalmente. Un sistema de 
comunicación que opera de esta manera, es decir, que convierte la señal analógica a forma 
digital y luego la restituye, se llama sistema de modulación por código de impulsos. O bien, 
dada una señal analógica de entrada Mo(t), el proceso puede consistir en alguna operación 
digital tal que cuando es eventualmente reconstituida una señal analógica de salida Mo(t), 
las señales M(t) y Mo(t) estén relacionadas por la función transferencia de un filtro digital. 
En el extremo de entrada de tal sistema de proceso digital, el proceso global .para 
convertir una señal analógica a la forma digital implica una secuencia de cuatro procesos 
individuales, llamados muestreo, mantenimiento, cuantificación y codificación. Estos 
procesos no tienen que ser necesariamente efectuados como operaciones separadas. En 
general, el muestreo y el mantenimiento se hacen simultáneamente en un tipo de circuito 
denominado circuito de muestreo y mantenimiento (S/H), mientras la cuantización y la 
codificación se hacen simultáneamente en un circuito denominado convertidor analógico a 
digital (A/D). Después de completado el proceso digital, la reconstitución de la señal 
analógica de salida se realiza por las operaciones de conversión digital a analógica (D/A) 
seguida de filtrado o aislamiento. En este capitulo estudiaremos los circuitos que se 
emplean para realizar cada una de estas funciones. 
 
EL TEOREMA DEL MUESTREO 
La validez de todo el proceso depende fundamentalmente del teorema del muestreo, 
que ahora enunciaremos. Este teorema es bien conocido y se explica detalladamente en los 
textos sobre teoría de comunicaciones y análisis de sistemas, por la que aquí no la 
demostraremos. 
Sea M(t) una señal cuya banda esté limitada de tal modo que la componente 
espectral de mayor frecuencia sea fm. Supongamos que los valores de M(t) deban ser 
determinados a intervalos regulares Ts ≤ 1/2 fm; es decir, la señal debe ser muestreada 
regularmente cada Ts o aún más frecuentemente. Entonces estas muestras determinan 
unícamente la señal, y ésta puede ser reconstruida sin error por las muestras. La señal M(t) 
se puede reconstruir con precisión mediante la transmisión de muestras a través de un filtro 
 Convertidores D/A.- 2
de paso bajo que tiene respuesta plana por lo menos hasta fm y una frecuencia de corte 
menor o igual a fS— fm donde fs = l/Ts. 
El tiempo Ts se llama tiempo de muestreo. Obsérvese que el teorema requiere que la 
frecuencia de muestreo fs sea suficiente para que se tomen por lo menos dos muestras en el 
tiempo correspondiente aun período de la componente espectral de más alta frecuencia de 
la señal M(t). 
La significación del teorema de muestreo está ilustrada en la figura 1. En la figura 
1a el muestreo de la señal de banda limitada es realizado por el interruptor FET y su señal 
de muestreo asociada. La señal de muestreo, que es la señal de control del graduador del 
FET, consiste en una secuencia de impulsos que tienen una duración τ y un período Ts. El 
graduador sólo permite la transmisión durante el intervalo τ. Salvo una constante de 
multiplicación o coeficiente a, la señal es reconstituida en la salida del filtro de paso bajo. 
En la figura 1b se muestra una porción de una señal típica y la forma de onda muestreada 
está representada en la figura 1c. La forma de onda muestreada Ms(t) se compone de 
impulsos. La duración de cada impulso es igual al intervalo de tiempo durante el cual el 
interruptor FET está cerrado. Durante cada intervalo de muestreo, Ms(t) = M(t); es decir, la 
parte superior de cada impulso sigue el contorno de M(t). Fuera del intervalo de muestreo, 
Ms(t) = 0. 
En la figura 1d está representada la característica del filtro necesario para que M(t) 
sea reconstituida sin error. Aquí H(f) es la función de transferencia del filtro; es decir, H(f) 
= Vo(f)/Vi(f). Se observa que H(f) debe ser plana por lo menos hasta la frecuencia fm, que es 
la componente de frecuencia más alta de M(t), y que H(f) debe caer a cero antes de la 
frecuencia fS— fm. Por ejemplo, sea fm = 1 kHz; entonces la mínima frecuencia de muestreo 
permisible es fS = 2 fm = 2 kHz. Para permitir alguna tolerancia tomemos fS = 2.5 kHz. 
Entonces fS –fm = 2.5 –1.0 = 1,5 kHz. Será, pues, necesario que |H(f)| sea constante, |H(f)|= 
Ho, desde 0 hasta por lo menos 1 kHz y que luego caiga a cero en una frecuencia ≤ 1.5 
kHz. Si hubiésemos elegido fS = 2 fm = 2 kHz, hubiésemos tenido fS = fm = 2 fm – fm = fm. 
En este caso sería necesario que |H(f)| = Ho hasta fm y que luego |H(f)| cayera bruscamente 
a cero. 
 Convertidores D/A.- 3
 
 
Figura 1.- (a) Es muestreada y reconstruida una señal M(t). (b) Una señal M(t). 
(c) La señal M(t) muestreada. (d) Las características de transferencia 
requeridas para el filtro. 
 
Aunque no hemos hecho referencia explícita a la característica de fase del filtro, hay 
que tener en cuenta que en la banda pasante del filtro (0 a fm) la característica de fase debe 
ser lineal. Tal es el requisito de la banda de paso de cualquier filtro para que deje pasar sin 
distorsión cualquier señal cuyas componentes espectrales estén todas dentro de la banda de 
paso del filtro. 
En la figura 1c supongamos que hacemos τ = TS, es decir, que el intervalo de 
muestreo sea tan largo como el intervalo entre muestras. En este caso el interruptor FET 
transmitirá durante todo el tiempo, y la amplitud de la señal reconstituida Mo(t) es M(t), o 
sea la de toda la señal. De modo más general, el interruptor FET transmite sólo una 
fracción τ/TS del tiempo. Parece, pues, razonable que en esta situación la fracción de la 
señal original M(t) disponible en la señal reconstituida sea (τ/TS)M(t). Al mismo resultado 
se puede llegar de otra manera. Un filtro de paso bajo es un dispositivo integrador en el 
tiempo. La cantidad de M(t) que esté disponible en la señal muestreada será proporcional a 
 Convertidores D/A.- 4
la anchura τ de los impulsos de muestreo estando disponible la propia señal M(t) cuando τ 
= TS. Finalmente, teniendo en cuenta la ganancia H o del propio filtro de paso bajo, se 
puede esperar que la señal de salida recuperada sea: 
 
( )tMH
T
tM OO
τ
=)( 
En la figura 1a la distancia entre la fuente de la señal M(t) y su destino eventual 
puede ser tan grande que sea apropiado llamar a la conexión entre la fuente y el destino 
canal de comunicación. Este canal puede estar formado por hilos,o puede consistir en un 
enlace por radio. El medio físico que constituye el canal de comunicación puede haber sido 
de construcción muy costosa y puede haber interés en hacer el máximo uso posible de él. 
Obsérvese que en la transmisión de la señal M(t) el canal parece que está «en uso» sólo una 
fracción τ/TS, del tiempo disponible, y podríamos inquirir si cuando no se está utilizando el 
canal para M(t) se podría utilizar para transmitir otras señales. Tal transmisión simultánea 
de señales es ciertamente posible y es lo que se denomina multiplexado en el tiempo. 
 
MULLIPLEXADO EN EL TIEMPO 
Una técnica por la cual podemos aprovechar las ventajas del principio del muestreo 
para multiplexado por división de tiempo está ilustrada en la representación idealizada de la 
figura 2. En el extremo de transmisión de la izquierda, varias señales de banda limitada 
están conectadas a las puntas de contacto de un conmutador giratorio. Suponemos que las 
señales tienen análogos límites de banda. Por ejemplo, pueden ser todas señales de voz, 
limitadas a 3,3 kHz. Cuando gira el brazo del conmutador va muestreando cada señal 
secuencialmente. El conmutador giratorio del extremo receptor funciona sincrónicamente 
con el conmutador del extremo transmisor. Los dos conmutadores hacen contacto 
simultáneamente en los puntos igualmente numerados. En cada revolución del conmutador 
se toma una muestra de cada señal de entrada y es presentada al punto de contacto 
igualmente numerado del conmutador del extremo receptor. El tren de muestras en, por 
ejemplo, la terminal 1 del receptor, pasa a través del filtro de paso bajo 1, y en la salida del 
filtro la señal original M1(t) aparece reconstruida. Por supuesto, si fm es la componente 
espectral de frecuencia más alta presente en cualquiera de las señales de entrada, los 
conmutadores deben girar por el menos a 2 fm revoluciones por segundo. 
 
 
 
Figura 2.- Cómo se puede utilizar el principio de muestreo para transmitir un cierto 
número de señales de banda limitada por un solo canal de comunicación. 
 
 Convertidores D/A.- 5
Cuando las señales que se desean multiplexar varían lentamente con el tiempo, de 
modo que la velocidad de muestreo es correspondientemente baja, se pueden emplear 
conmutadores mecánicos como los representados en la figura 2. Cuando la velocidad de 
conmutación que es necesaria está fuera del margen del funcionamiento de los interruptores 
mecánicos, se pueden emplear sistemas electrónicos de conmutación. En cualquier caso, el 
mecanismo de conmutación correspondiente al conmutador de la izquierda de la figura 2 
que muestrea las señales se llama conmutador. El mecanismo de conmutación que realiza la 
función del conmutador de la derecha en la figura 2 se llama deconmutador. El conmutador 
toma las muestras y las combina mientras el deconmutador separa las muestras 
pertenecientes a señales individuales de modo que estas señales se puedan reconstruir. 
El entrelazado de las muestras que permite el multiplexado está representado en la 
figura 3. Para mayor simplicidad hemos considerado el multiplexado de sólo dos señales. 
M1(t) y M2(t). La señal M1(t) es muestreada regularmente a intervalos TS y en los instantes 
indicados en la figura. El muestreo de M2(t) es igualmente regular, pero las muestras se 
toman en un instante diferente del muestreo de M1(t), y la entrada del filtro que tiene el 
número 2 es el tren de muestras de M2(t). La temporización en la figura 3 ha sido 
deliberadamente representada para sugerir que hay suficiente sitio para multiplexar más de 
dos señales. 
Se observa que el tren de impulsos correspondiente, a las muestras de cada señal 
está modulado en amplitud de acuerdo con la propia señal. En consecuencia, el esquema de 
muestreo se llama modulación por amplitud de impulsos (PAM). Pero también se observa 
que estos impulsos pueden variar continuamente de amplitud. De aquí que el PAM sea un 
sistema analógico y no digital. Lo hemos estudiado aquí como preludio necesario para la 
modulación por código de impulsos, que es un sistema digital. 
 
 
Figura 3.- Entrelazado de dos señales de banda de base. 
 
CUANTIFICACION 
La validez del teorema del muestreo hace posible transmitir o procesar una señal 
analógica por medios digitales. En efecto, no es necesario tomar nota de la señal analógica 
en todos los instantes sino simplemente en los tiempos de muestreo, y, por tanto, en los 
intervalos comprendidos entre dos muestreos tendremos tiempo de convertir cada tensión 
de muestra a forma digital. Las muestras son tensiones analógicas continuamente variables. 
En la forma digital la variación permisible no es continua, ya que los valores de muestra 
deben diferir, por lo menos, en el digito menos significativo de los usados en la 
 Convertidores D/A.- 6
representación digital; de aquí que el proceso de digitalización de muestras implique hacer 
una aproximación. Este proceso de aproximación se llama cuantificación. 
 
 
Figura 4.- La operación de cuantificación. El tamaño del escalón es S. (a) La señal 
M(t). (b) La característica entrada-salida del cuantificador. (c) La respuesta de salida 
del cuantificador (línea llena) a M(t). La forma de onda en linea de puntos M(t) 
muestra la forma de onda de la señal de salida para una característica lineal. 
 
La operación de cuantificación está ilustrada en la figura 4. En figura 4a está 
representada una señal M(t). Esta señal es la forma de onda V. aplicada a la entrada del 
cuantificador. La salida de éste se designa por Vo. El cuantificador tiene la propiedad 
esencial de que su característica entrada-salida tiene la forma de escalera mostrada en la 
figura 4b. En consecuencia, la salida Vo representada en la figura 4c, es la forma de onda 
cuantificada Mq(t). Se observa que mientras la entrada Vi = M(t) varía uniformemente en 
todo su margen, la señal cuantificada Vo = Mq(t) se mantiene en uno u otro de varios 
niveles fijos. ... M-2, M-1, M0, M1, M2, ... Así la señal Mq(t) o bien no cambia o bien lo hace 
abruptamente en un salto de “cuanto” S llamado tamaño de escalón. 
La forma de onda M'(t) mostrada en línea de trazos en la figura 4c representa la 
forma de onda de salida, suponiendo que ésta está relacionada linealmente con la entrada. 
Si el factor de proporcionalidad es la unidad, Vo = Vi, y M'(t) = M(t). Se ve también que el 
nivel mantenido por la forma de onda Mq(t) es el nivel al cual se aproxima más M'(t). La 
transición entre un nivel y el siguiente ocurre en el instante en que M'(t) pasa por el punto 
medio entre dos niveles adyacentes. 
 Convertidores D/A.- 7
Por consiguiente, vemos que la señal cuantificada es una aproximación ala señal 
original. La calidad de la aproximación se puede mejorar reduciendo el tamaño de los 
escalones, y, por tanto, aumentando el número de niveles permisibles. Eventualmente, con 
escalones suficientemente pequeños, ni el oído ni el ojo humano serán capaces de distinguir 
la forma original de la señal cuantificada. Para dar al lector una idea del número de niveles 
de cuantificación necesarios en un sistema clásico, digamos que se pueden emplear 512 
niveles para obtener la calidad de la TV color comercial, mientras 64 niveles dan solamente 
una calidad aceptable de la TV color. 
 
 
Figura 5.- (a) Margen de tensión en el cual las excursiones de una señal M(t) son 
divididas en Q niveles de cuantificación de tamaño unitario S. Los niveles de 
cuantificación están situados en el centro del margen. (b) La tensión de error E(t) es 
función del valor instantáneo de la señal M(l). 
 
Si nos proponemos cuantificar una señal con un margen pico a pico R usando Q 
niveles de cuantificación,el tamaño del escalón S está determinado por la condición QS = 
R. Podríamos situar los niveles de cuantificación como indica la figura 5a. De esta manera 
el máximo error instantáneo de cuantificación será S/2, como ilustra la figura 5b. 
El proceso completo de digitalización de una forma de onda analógica está ilustrado 
en la figura 6. La señal M(t) es regularmente muestreada en los tiempos indicados por los 
puntos en la forma de onda. El margen pico a pico R anticipado es 7 V extendiéndose desde 
-3,5 hasta + 3,5 V. Hemos asignado 8 niveles de cuantificación situados de tal manera que 
el máximo error instantáneo posible de cuantificación sea 0.5 V. Siguiendo una práctica 
 Convertidores D/A.- 8
común, hemos asignado un conjunto de dígitos binarios a cada nivel, utilizando la 
representación de complemento a dos (puesto que hay ocho niveles, son necesarios 3 bits). 
Ahora los dígitos binarios pueden ser transmitidos o procesados en serie o en 
paralelo. Con proceso serie y con tres dígitos, como en el caso presente, el proceso de cada 
dígito puede ocupar nominalmente un tercio del intervalo entre los tiempos de muestreo. 
Con proceso en paralelo está disponible el intervalo para cada bit. 
A partir de la sección siguiente consideraremos circuitos para convertir las 
representaciones digitales a forma analógica. Los convertidores D/A son bastante más 
sencillos que los convertidores A/D. Por otra parte, un convertidor D/A se utiliza a menudo 
dentro de la estructura de los convertidores A/D. Por estas razones consideraremos primero 
los convertidores D/A. 
 
 
 
 
 
Figura 6.- Es muestreada regularmente una señal de mensaje. Están indicados los 
niveles de cuantificación. Se da el valor cuantificado de cada muestra y su 
representación binaria está indicada utilizando la representación de complemento a 
dos. 
 
CONVERTIDOR D/A CON RESISTORES PONDERADOS 
La estructura de un convertidor D/A con resistores ponderados o lastrados está 
representada en la figura 7. La entrada (no indicada en la figura) es una señal binaria de N 
dígitos V= VN-1 VN-2 ...V0 y cada Vk es una tensión cuyo nivel es el conveniente para 
representar el 1 lógico o el 0 lógico. Se supone que están disponibles simultáneamente 
todas las Vk' es decir, están en N líneas en paralelo. Si las Vk aparecen en serie, los bits 
deben ser introducidos en un registro de desplazamiento de modo que todos ellos puedan 
estar disponibles simultáneamente. Las tensiones Vk normalmente disponibles para excitar 
el convertidor no tienen que ser obligatoriamente tensiones fijadas con precisión sino 
 Convertidores D/A.- 9
solamente identificables para representar uno u otro nivel lógico. Por esta razón las Vk no 
son aplicadas directamente al convertidor sino que se utilizan para activar los interruptores 
(electrónicos), es decir, S0 S1. ..SN-1. Cuando Vk corresponde a 1 lógico o a 0 lógico, el 
interruptor Sk pasa a la posición l o 0 conectando un resistor de resistencia Rk a la fuente de 
tensión controlada de precisión V (1) o V (0). El bit menos significativo (LSB) Vo activa al 
interruptor S0 que está conectado a la salida a través del resistor de resistencia más alta Ro = 
R. El bit más significativo (MBS) activa a SN-l. Obsérvese que los resistores R0, R1 … RN-1 
están ponderados de modo que sus resistencias son inversamente proporcionales a la 
significación numérica (peso) del dígito binario correspondiente. La operación del 
convertidor depende de los valores de resistencia de los sucesivos resistores que están 
relacionados entre sí por un factor dos y no dependen del valor absoluto de los resistores. 
Por consiguiente, el parámetro R es arbitrario en la figura 7. 
 
Figura 7.- Un convertidor D/A con resistores ponderados. 
 
Para simplificar, supongamos que inicialmente V (1) = VR, una tensión fija de 
referencia, que V (0) = 0, es decir, que todas las posiciones 0 del interruptor corresponden 
al potencial de masa, y que la carga RL = 0, en cuyo caso Vo = 0. Entonces la corriente de 
salida IL se calcula fácilmente en términos de la posición del interruptor. Hagamos que Sk = 
1 y Sk = 0 representen respectivamente las situaciones en que Sk pasa a las posiciones l o 0 
respectivamente. Entonces la corriente de carga IL (que, por ser una corriente de 
cortocircuito, llamaremos aquí ILS) es: 
 
( )002211
0
0
2
2
1
1 2......22........ sSS
R
V
S
S
S
S
R
S
VI NN
N
N
R
N
N
N
N
RLS +++=⎟⎟
⎠
⎞
⎜⎜
⎝
⎛
+++= −−
−
−
−
−
−
− 
 
 
 Convertidores D/A.- 10
Así pues, se observa que ILS tiene un valor numérico que es directamente proporcional al 
valor numérico del número binario S = SN-1 SN-2 ...S0 siendo el factor de proporcionalidad 
VR/R. 
Esta proporcionalidad se mantiene, si bien con un factor diferente, si RL no es igual 
a cero. Tal es el caso que aparece en la figura 8. Aquí hemos reemplazado la red del 
convertidor (excluyendo RL) por su circuito equivalente Norton. El circuito equivalente se 
compone de una fuente de corriente ILS en paralelo con un resistor r, que es la impedancia 
de salida de la red. Esta impedancia r tiene el mismo valor que la resistencia en paralelo de 
la combinación de todos los resistores R0, R1, ...RN-1 y, como se puede comprobar, viene 
dada por 
 
12 −
= n
Rr (2) 
 
La nueva corriente de carga en RL es 
 LS
L
L IRr
rI
+
= (3) 
 
y la tensión de salida es, por las ecuaciones (14.5-2) y (14.5-3), 
 
 )2......22(
)12(
0
0
2
2
1
1 sSSRR
VR
IRV NN
N
N
L
N
RL
LLO +++−+
== −−
−
− (4) 
 
 
 
 
Figura 8.- Red de resistores del convertidor D/A de la figura 7 sustituida por un 
circuito equivalente Norton. 
 
Con V (1) = VR y V(0) = 0, el margen de la tensión de salida Vo se extiende desde 0 
V cuando S = 0 ...00 a V = RL VR /(r + RL) cuando S = 1 ...11. Sin embargo, eligiendo V(1) 
y V(0) apropiadamente podemos compensar el margen de Vo para adecuarlo a nuestra 
conveniencia. Así, por ejemplo, con V(1) = VR y V(0) = -VR, la excursión de Vo se 
extenderá en el sentido negativo tanto como en el positivo, siendo simétrica alrededor de 0 
V. Comúnmente se emplea un operacional para aislar la red de resistores D/A. Tal 
disposición está indicada en la figura 9. Para simplificar, los interruptores han sido omitidos 
en este diagrama, pero su presencia en los lados de entrada de R0, Rl, ..., RN-l se 
sobreentiende. A causa de la tierra virtual en la terminal de entrada inversora del 
operacional, la salida viene dada por: 
 
 Convertidores D/A.- 11
0
0
2
2
1
1
.......... S
R
VR
S
R
VR
S
R
VR
V RfN
N
Rf
N
N
Rf
O −−−−= −
−
−
−
 
 
Teniendo en cuenta, como indica la figura 7, el hecho de que RN-1 = R/2N-l, etc., 
hallamos: 
)2......22( 00
2
2
1
1 sSSR
RV
V NN
N
N
fR
O +++−=
−
−
−
− 
Tiene algún interés observar que cuando se emplea un operacional si éste fuese ideal, 
no sería necesario utilizar interruptores bipolares en la entrada del convertidor; también 
servirían los interruptores unipolares. Cada interruptor conectaría el resistor 
correspondiente a una fuente de tensión VR cuando la posición del interruptor fuese S = 1 y 
dejaría flotante al resistor, es decir, des- conectado en su extremo de entrada, cuando S = 0. 
Es posible tal disposición, en principio, a causa de la masa virtual en la entrada del 
operacional. Con esta masa virtualla corriente de entrada del amplificador debida a un 
interruptor que esté cerrado es independiente de las posiciones de los otros interruptores. 
Sin embargo, en la práctica una terminal de entrada flotante suele ser causa de 
perturbaciones espurias introducidas en el sistema por acoplamientos no deseados, pero a 
menudo inevitables, y este procedimiento no se sigue usualmente. El amplio margen de 
valores de los resistores que deben ser utilizados es causa de una dificultad inherente en el 
convertidor con resistores ponderados. Por ejemplo, supongamos que el resistor 
correspondiente al MSB es 2 kΩ y que el convertidor debe admitir 13 bits. Entonces el 
resistor asociado al bit menos significativo es 2 kΩ x 212 = 8.2 MΩ Es difícil producir 
resistores que cubran un margen tan amplio, que tengan la precisión requerida y que 
funcionen en un margen grande de temperaturas. Su fabricación es especialmente difícil en 
forma monolitica de circuito integrado. En la sección siguiente consideraremos otro sistema 
de convertidor con resistores que soslaya esta dificultad. 
 
 
 
Figura 9.- Amplificador operacional utilizado como buffer 
de un convertidor D/A de resistores ponderados. 
 
 
EL CONVERTIDOR D/A EN ESCALERA R-2R 
El convertidor representado en la figura 10a utiliza resistores de dos valores 
solamente, R y 2R. En esta figura sólo están indicados 4 bits, pero, naturalmente, el sistema 
se puede ampliar para acomodar un número arbitrario de bits. Obsérvese que este sistema 
 Convertidores D/A.- 12
requiere doble número de resistores para el mismo número de bits de entrada que el sistema 
de resisto res ponderados. Nuevamente, a causa de la simplicidad, en la figura 10a se han 
omitido los detalles de los interruptores, pero se sobreentiende que cuando Sk = 1, el resistor 
correspondiente está conectado a una tensión VR y cuando Sk = 0, la entrada del resistor está 
conectada a tierra. 
 
 
Figura 10.- (a) El convertidor D/A en escalera R-2R. (b y c) Aplicación del teorema de 
Thevenin para determinar la tensión de salida Vo. (d) El circuito equivalente final 
visto en la salida. 
 
Para explicar más sencillamente el peso relativo en la salida de los interruptores 
individuales, consideremos la situación de la figura 10b, donde tenemos puesto So = 1 
mientras S1 = S2 = S3 = 0. En este ejemplo hallamos la fuente de tensión VR en serie con un 
resistor 2R. Aplicando el teorema de Thevenin a AA' tenemos (figura 10c) una fuente de 
tensión VR/2 en serie con R. Repitiendo la aplicación del teorema de Thevenin en BB', CC' 
y DD', vemos que en cada una de tales aplicaciones la fuente de tensión es nuevamente 
dividida por dos, mientras la impedancia de salida equivalente Thevenin permanece 
constante en R. El circuito final equivalente de la salida está representado en la figura 10d. 
 Convertidores D/A.- 13
Si repetimos estas operaciones partiendo de S1 = 1, S3 = S2 = S0 = 0, hallaremos un circuito 
equivalente como el de la figura 10d excepto que la fuente de tensión será V R/23 y así 
sucesivamente para los interruptores S2 y S3. En la salida cada interruptor contribuye con su 
propio peso binario relativo. En la disposición de la figura 10a tenemos: 
 
⎟
⎠
⎞
⎜
⎝
⎛ +++= 41
0
3
1
2
2
1
3
2222
SSSSVV RO 
Y 
( )001122334 22222 SSSS
VV RO +++= 
 
o, más generalmente, si hay N dígitos de entrada y los correspondientes N interruptores, 
tenemos: 
 )2..........22(
2
0
0
2
2
1
1 SSS
V
V NN
N
NN
R
O +++=
−
−
−
− (5) 
 
La ecuación anterior no tiene en cuenta una posible carga aplicada en paralelo con la 
salida. Tal carga hará que varíe el valor absoluto de la salida, pero, lo mismo que en el 
convertidor con resistores ponderados, no cambiará el peso relativo de los interruptores 
individuales. En efecto, supongamos que la carga es RL. Entonces, en la figura 10d, la 
salida cuando So = 1 será: 
 
 ⎟⎟
⎠
⎞
⎜⎜
⎝
⎛
+
=
L
LR
O RR
RV
V 42
 (6) 
 
Sin embargo, independientemente de la posición de los interruptores, la impedancia 
Thevenin de la salida del convertidor es R, y, por tanto, el efecto de una r cargará en cada 
caso reducir la salida dividiéndola por RL/(RL + R). 
Ordinariamente el sistema de convertidor en escalera R-2R se construye como 
muestra la figura 11a. Aquí se observa la inclusión de un resistor de carga adicional 2R a la 
derecha del interruptor correspondiente al dígito más significativo. La característica 
(algunas veces ventajosa) que resulta de la inclusión de este resistor adicional es que las 
impedancias hacia cada una de las entradas del dispositivo son las mismas. Como se indica, 
la impedancia es 3R. En la figura 11b está representado un convertidor D/A que utiliza una 
escalera R-2R con el resistor extra y un operacional como buffer. Se puede comprobar que 
la salida Vo (salvo el signo) viene dada por la ecuación (5). 
 
 Convertidores D/A.- 14
 
Figura 11.- Conexión de la escalera R-2R a un operacional. 
 
El convertidor con resistores ponderados asigna pesos a los bits de entrada digital 
utilizando resistores apropiadamente ponderados. En la escalera R-2R los bits están 
ponderados mediante la provisión de caminos para la división de corriente con las 
correspondientes atenuaciones sucesivas para los bits menos significativos. Es posible un 
compromiso entre estos dos esquemas. Una de tales soluciones de compromiso está 
representada en la figura 12. Como es usual, So es el bit menos significativo y el S7 el más 
significativo. Hemos preferido disponer los bits en grupos de cuatro. Dentro de cada grupo 
los bits son introducidos a través de resistores ponderados cuyas resistencias están 
relacionadas por potencias de dos, como se requiere. Sin embargo, es necesario que haya 
una atenuación adicional de 16 entre el grupo S0S1S2S3 y el grupo S4S5S6S7. Así, cuando S3 
= 1, la consiguiente corriente de entrada a la masa virtual del operacional debe ser una 
dieciseisava parte de la corriente que resulta cuando S7 = 1. Análogamente, esta misma 
relación debe existir entre S2 y S6, etc. El resistor r ha sido insertado entre los dos grupos 
para proveer esta atenuación. Se puede comprobar que r = 8R reducirá la corriente 
multiplicándola por el coeficiente 1/16, como se requiere para un formato de entrada 
binaria ordinario. 
 
 
 Convertidores D/A.- 15
 
 
Figura 12.- Un convertidor D/A que representa un compromiso entre el uso de 
resistores ponderados y el uso de una red en escalera. 
 
La disposición de la figura 12 es también muy apropiada para acomodarla en un 
formato de entrada BCD. En este formato, los cuatro bits S3S2S1S0 representan un dígito 
decimal 0 a 9 en la posición de unidades mientras S7S6S5S4 representa un dígito decimal en 
la posición de decenas. En tales casos, el resistor r debe ser elegido de manera que provea 
una atenuación correspondiente a la división por 10 en vez de por 16, Se puede comprobar 
que tal atenuación mediante división por 10 requiere que r = 4.8R. 
 
UN CONVERTIDOR D/A EXCITADO POR CORRIENTE 
La figura 13 muestra un convertidor D/A utilizando la disposición de escalera de 
resistores y fuentes de corriente. Suponemos que los interruptores son del tipo inversor sin 
interrupción en este orden de modo que la corriente I nunca tiene que ser interrumpida. La 
red presente es equivalente a la de la figura 11, en la que se aplicaba una fuente de tensión, 
como era necesario, enserie con resistores de resistencia 2R. En la red presente las 
combinaciones serie de tensiones y resisto res son reemplazados por la combinación de una 
fuente de corriente en paralelo con resisto res de resistencia 2R. 
El convertidor excitado por corriente resulta potencialmente ventajoso en 
comparación con el convertidor excitado por tensión. Este último requiere interruptores con 
transistores que son excitados hasta la saturación. El retardo asociado con la puesta en 
saturación de un transistor suele establecer un límite superior de la velocidad con que 
pueden operar tales convertidores excitados por tensión. En cambio, en los convertidores 
excitados por corriente es posible utilizar una disposición de conmutación en que los 
transistores no tengan que entrar y salir del estado de saturación, y en vez de esto se puede 
utilizar una disposición en que alternativamente se hace pasar y se interrumpe una corriente 
por los resisto res del convertidor, ideando una técnica para excitar los transistores desde la 
región activa hasta la de corte y viceversa. Ya hemos encontrado tal esquema de 
conmutación en la configuración de amplificador de diferencia básico de la lógica de 
acoplo por emisor. 
 
 Convertidores D/A.- 16
 
 
Figura 13.- Un convertidor D/A del tipo de escalera excitado por corriente. 
 
 
EL CONVERTIDOR D/A CON ESCALERA INVERTIDA 
En la escalera invertida representada en la figura 14 los interruptores están 
conectados directamente al operacional, con lo que se elimina el problema del tiempo de 
retardo de propagación. 
En la escalera invertida los interruptores están colocados en la entrada del 
operacional en vez de la de la fuente de referencia VR como en la figura 7; Está indicado un 
convertidor de 4 bits, pero es obvia la extensión a un número arbitrario de bits. Teniendo en 
cuenta que la entrada del operacional podemos considerarla como masa virtual, es claro que 
las corrientes que circulan en la escalera son independientes de la posición del interruptor. 
En efecto, en cualquier posición del interruptor, los resistores 2R están conectados a masa. 
Suponemos que los interruptores son del tipo inversor sin interrupción, por la que en 
ningún instante el brazo del interruptor está desconectado de masa o de masa virtual. Ahora 
se puede comprobar fácilmente que la corriente absorbida desde VR es I = VR/ R y que las 
corrientes en los resistores individuales 2R están relacionados por potencias de dos, tal 
como se indica. Los interruptores sirven para dirigir estas corrientes al operacional o para 
dirigirlas a masa. También se puede comprobar que la salida Vo del amplificador viene 
dado por: 
 
 ( )001122333 22222 SSSS
V
V RO +++= (7) 
 
 Convertidores D/A.- 17
 
 
Figura 14.- El convertidor D/A con escalera invertida. 
 
El mérito importante de la configuración de escalera invertida es que las corrientes 
que pasan por los resistores de la escalera no cambian con la conmutación. Por tanto, las 
caídas en estos resistores no cambian, y no se ocasiona retardo por la carga o la descarga de 
capacidades parásitas. Hay una segunda ventaja. En la escalera normal los interruptores 
deben conectar y desconectar toda la tensión de referencia. En la escalera invertida los 
interruptores (merced a su colocación) nunca tienen que soportar una tensión apreciable. 
 
FORMATOS DE ENTRADA Y SALIDA DE UN CONVERTIDOR D/A 
En la disposición de circuito de la figura 7 suponemos que hemos ajustado V (0) = 0 
V y que se entrega la corriente IL a un amplificador operacional, como en la figura 9. 
Entonces cuando S = SN-1 ..., So = 0, ...,o, es decir, todos ceros, Vo será Vo = 0, y cuando S 
=1, ..., 1, es decir, todos 1, Vo vendrá dado por la ecuación (5). Si tomamos VR = 1 V y R = 
RS suponemos que, por ejemplo, se trata de un convertidor de 3 bits, el margen de salida se 
extenderá desde 0 hasta -7 V. Describimos la salida como unipolar, ya que varía sólo en un 
sentido. Puesto que los bits de entrada tienen el peso binario normal (cada bit tiene la 
significación numérica de alguna potencia de 2), el convertidor global D/A se describe 
como de funcionamiento en formato binario unipolar. Sin embargo, si V (0) no es 0, 
podemos decalar la excursión de salida. Por ejemplo, si V (1) = 1/2 V y V (0) = -1/2 V, la 
excursión de salida se extiende simétricamente alrededor de 0 V desde – 3.5 hasta + 3.5 V. 
En este caso el formato se llama binario bipolar o binario decalado. 
Otro método de desplazar o decalar el margen de salida de un convertidor D/A es el 
representado en la figura 15. Aquí hemos provisto los medios para inyectar una corriente de 
offset en la entrada del amplificador. También está incluido en el circuito un ajuste de la 
ganancia del amplificador. Se observa que a causa de la masa virtual en la entrada del 
 Convertidores D/A.- 18
amplificador, el ajuste del control de ganancia y el control de offset son independientes 
entre sí. Además, y nuevamente a causa de la masa virtual, la adición del control de offset 
no tiene efecto sobre la corriente de entrada del amplificador que es debida al sistema de 
resistores del convertidor. El desplazamiento (offset) producido en la tensión de salida Vo 
es Vo = – (Rf /Roff)Voff. 
 
 
 
 
Figura 15.- Circuito utilizado para desplazar la tensión de salida de un 
convertidor D/A. 
 
 
 
Mientras no pretendamos utilizar la representación para efectuar operaciones 
aritméticas, el decalado de la tensión de salida provee una representación, útil y cómoda de 
los números negativos. Por ejemplo, supongamos, como antes, que empezamos con un 
convertidor de 3 bits que produce Vo = 0 V para una entrada 000 y Vo = 7 V para una 
entrada 111 [utilizar V (1) = -1 V y V(0) = 0]. Supongamos ahora que hemos ajustado la 
tensión de offset de modo que Vo = 0 V para una entrada 100. Entonces la entrada digital y 
la salida analógica estarán relacionadas como en la tabla 1. Aquí 000 representa -4; 001 
representa -3, y así sucesivamente. Tal representación de números negativos será más 
cómoda y aceptable si, por ejemplo, la salida analógica estuviese destinada a desviar la 
aguja de un indicador en un sentido o en otro, dependiendo del signo del número de entrada 
en el convertidor D/A. Obsérvese que para N bits, 2N es un número par. Por tanto, el offset 
no puede ser ajustado para que el margen de salida sea exactamente simétrico con respecto 
a 0 V si se requiere que una entrada digital corresponda a la salida analógica 0 V. 
 
 
 
 
 Convertidores D/A.- 19
Tabla 1 
 
Entrada Digital Salida Analógica VO 
111 +3 
110 +2 
101 +1 
100 0 
011 –1 
010 –2 
001 –3 
000 –4 
 
Por otra parte, supongamos que la representación digital de números negativos que 
nos ocupa sea una representación más adecuada al cálculo aritmético, por ejemplo, la 
representación de complemento a dos. Un procedimiento que permitirá al convertidor D/A 
dar lectura y convertir tal representación numérica se da en la tabla 2. 
 
Tabla 2 
 
Decimal Representación en complemento a 2 
Formato binario 
desplazado para cuando 
100 es ajustado a 0V 
+3 001 111 
+2 010 110 
+1 001 101 
0 000 100 
–1 111 011 
–2 110 010 
–3 101 001 
–4 100 000 
 
 
Como se puede ver en la tabla 2 y teniendo en cuenta la 1, para convertir el formato 
de complemento a dos en una señal analógica aplicamos al convertidor D/A la entrada 
digital con el bit más significativo complementado y luego ajustamos el offset de modo que 
100 corresponda a 0 V. 
Si laentrada digital al convertidor está presentada en formato de complemento a 
uno, el procedimiento apropiado de conversión se deduce inmediatamente del examen de la 
tabla 3. 
 
 
 
 
 
 
 Convertidores D/A.- 20
 
Tabla 3 
 
Decimal Representación en Complemento a uno 
Binario 
unipolar 
+7 111 
+6 110 
+5 101 
+4 100 
+3 011 011 
+2 010 010 
+1 001 001 
+0 000 000 
–0 111 
–1 110 
–2 101 
–3 100 
 
Obsérvese que las representaciones de complemento a uno de los números positivos 
+0 a +3 son idénticas a las representaciones de los números binarios unipolares. Por 
consiguiente, las entradas digitales que representan números positivos se aplican 
directamente al convertidor D/A, que está ajustado para tensión cero de offset. Si se 
aplicase una representación de complemento a uno de los números negativos 111 a 100 
directamente al convertidor, la tensión analógica de salida daría una lectura de + 7 a 4 V. 
Para desplazar estas tensiones aplicamos una tensión de offset de – 7 V al operacional si el 
bit de signo en el formato de complemento a uno es 1. Por ejemplo, el número 110 (en 
complemento a uno), cuando es aplicado a un convertidor D/A dará una lectura de + 6 V en 
vez de –1 V. Aplicando un offset de –7 V, se leerá la tensión analógica correcta +6 –7V= –l 
V. 
En la figura 16 está indicada una manera cómoda de obtener el offset correcto. Aquí 
utilizamos tensiones de referencia simétricas V(1) = -1/2 V y V(0) = +1/2 V. También 
utilizamos V(1) y V(0) como dos tensiones de offset (Voff en la figura 15) y añadimos un 
interruptor, Soff. El resistor de offset Roff está ajustado para que sea igual a la combinación 
paralela de R, R/2 y R/4 y, finalmente, hacemos que 2SSoff = , de modo que cuando S2, que 
es el interruptor correspondiente al dígito más significativo (el bit de signo), esté en 1 
lógico, Soff esté en 0 lógico, y viceversa. A causa de la entrada simétrica, las tensiones de 
referencia Vo estarán en el margen de +3 1/2 y –3 1/2 V si no se tiene en cuenta el offset 
adicional. Por eso comenzamos con un offset de –3 1/2 v. Cuando S2 = 0, Soff = 1 y se 
introduce un offset adicional de + 3 1/2, haciendo que el offset total sea cero. Cuando 
12 =S , 02 == SSoff y las tensiones de offset se combinan, haciendo que el offset total sea 
–7 V, tal como se requiere. 
 
 
 
 Convertidores D/A.- 21
 
 
Figura 16.- Un convertidor D/A que acepta entradas digitales en la representación de 
complemento a uno. 
 
Como problema se propone demostrar que el interruptor Soff = S2 se puede suprimir 
sustituyendo S2 por 2S y su resistencia R/4 por R/3. 
 
ESPECIFICACIONES PARA CONVERTIDORES D/A 
Ahora consideraremos varios parámetros que sirven para describir la calidad de 
prestaciones de un convertidor D/A. Generalmente estos parámetros son especificados por 
los fabricantes de los convertidores. 
 
Resolución. Este término especifica el número de bits que el convertidor puede 
acomodar y el número correspondiente de tensiones de salida (o corrientes). Por 
ejemplo, un convertidor que puede aceptar 10 bits de entrada se dice que es un 
convertidor con resolución de 10 bits. El número de tensiones de salida posibles es 
210 = 1024. Por tanto, el menor cambio posible de la tensión de salida es 1/1024 del 
alcance o margen de salida a plena escala. Adoptando 1000 como aproximación de 
1024 podemos describir la resolución como 1 parte en 1000 o 0,1 %. 
 
Linealidad. En un convertidor D/A ideal, iguales incrementos en la significación 
numérica de la entrada digital darán iguales incrementos en la salida analógica. La 
linealidad de un convertidor sirve como medida de la precisión con que se satisface 
este requisito. La linealidad se mide de la manera sugerida por la figura 17. 
Suponiendo un formato de entrada binaria unipolar, hemos situado las 
combinaciones de bits de entrada con separaciones de intervalos fijos, en el orden 
de la significación numérica a lo largo del eje horizontal. A lo largo del eje vertical 
hemos indicado con puntos la correspondiente tensión de salida analógica para cada 
caso, tal como se podría encontrar en un convertidor práctico. Si el convertidor 
fuese perfecto, los puntos caerían en una línea recta. En la figura 17 hemos dibujado 
 Convertidores D/A.- 22
la recta que pasa por los puntos y en un caso típico el error de linealidad está 
indicado por ε. La tensión ∆ es la salida analógica nominal correspondiente a una 
variación de entrada digital equivalente a un cambio en el bit menos significativo 
(LSB). 
 
 
 
Figura 17.- Medición de linealidad. 
 
La linealidad de un convertidor se especifica generalmente comparando ε 
con ∆. Así pues, comúnmente hallamos que la linealidad de una unidad comercial 
especificada como «menor que ± 1/2 LSB» significa que ⎥ε⎢< ½ ∆. Ésta es una 
especificación muy importante. En efecto, supongamos que en una entrada digital 
hallamos que ε es positiva, y ε > ½ ∆ mientras en la siguiente entrada digital más 
alta ε es negativa y ⎥ε⎢ > ½ ∆. En este caso el convertidor tendrá la inaceptable 
propiedad de no ser monofónico; es decir, un aumento de la entrada digital 
producirá una disminución en la salida analógica. 
La linealidad de un convertidor depende principalmente de la precisión de 
los resistores. Depende asimismo de la precisión con que sean fijadas las caídas de 
tensión entre los terminales de los interruptores. Puesto que los resisto res y las 
tensiones de los interruptores son dependientes de la temperatura, la linealidad 
puede ser adversamente afectada por cambios sustanciales de temperatura. 
 
Precisión. La precisión o exactitud de un convertidor es una medida de la diferencia 
entre la tensión de salida analógica real y la correspondiente en el caso ideal. La 
falta de linealidad introduce imprecisiones. Contribuyen a ulteriores limitaciones de 
la precisión, la incertidumbre de las tensiones de referencia, la ganancia del 
 Convertidores D/A.- 23
amplificador, el offset del amplificador, etc. Una especificación típica del fabricante 
de un convertidor de calidad media podría ser 〈〈0.2 % de plena escala ± 1/2 LSB〉〉. 
 
Tiempo de establecimiento (settling). Cuando cambia la entrada digital en un 
convertidor, los interruptores se abren y cierran y aparecen variaciones bruscas de 
tensión. A causa de las inevitables capacidades e inductancias parásitas presentes en 
los circuitos pasivos, los transitorios así iniciados pueden persistir durante un 
tiempo apreciable. Se originan transitorios adicionales debido alas características de 
los dispositivos activos (interruptores, transistores, etc.). Un gráfico de la variación 
de tensión de entrada en función del tiempo podría ser como el representado en la 
figura 18. Obsérvese que sólo es necesario un intervalo de tiempo muy pequeño 
para alcanzar el nuevo nivel de salida, pero que también puede ocurrir una 
oscilación. El intervalo que transcurre desde la variación de entrada hasta el instante 
en que la salida se aproxima la suficiente a su valor final se llama tiempo de 
establecimiento (settling). Este tiempo depende, entre otros factores, de lo que se 
entiende por «suficientemente próximo». Típicamente un convertidor de uso general 
podría tener un tiempo de establecimiento declarado como «500 nS para 0,2 % de 
plena escala». 
Algunos de los transitorios más grandes (si bien, afortunadamente, también 
los de menor duración por lo general) son producidos por la operación de los 
interruptores. Por ejemplo, supongamos que en un convertidor unipolar de cuatro 
bits los interruptores están en S3S2S1S0= 0111, y que la salida correspondiente es + 
7 V. Supongamos también que una variación de la entrada requiere ahora que 
S3S2S1S0 pase a ser 1000, correspondiendo a 8 V. Pero además supongamos que S3 
cambia antes que los otros interruptores lo hayan hecho; entonces, durante un breve 
intervalo tendremos S3S2S1S0 = 1111 = 15 V. Si los picos producidos en el 
convertidor D/A son recusables, la tensión de salida D/A se puede muestrear y 
mantener. Esta nueva salida es después filtrada en un paso bajo. En la práctica, los 
impulsos aleatorios formados por el circuito S/H contienen una energía 
considerablemente menor que el pico típico de D/A. Así, el ruido producido después 
de filtrar el circuito SIH es mucho menor que el ruido obtenido después de filtrar el 
D/A. 
 
 
Figura 18.- Tiempo de establecimiento en un D/A. 
 Convertidores D/A.- 24
 
Sensibilidad a la temperatura. Para una entrada digital fija cualquiera, la salida 
analógica variará con la temperatura. Esta sensibilidad a la temperatura puede variar 
típicamente desde aproximadamente ± 50 ppm / °C en un convertidor de uso general 
hasta ±1.5 ppm / °C en una unidad de alta calidad. La sensibilidad global a la 
temperatura es debida a las sensibilidades a la temperatura de las tensiones de 
referencia, los resistores del convertidor, el operacional e incluso la tensión de offset 
del amplificador. 
 
 
 
 
CONVERTIDOR DIGITAL A ANALÓGICO DE 8 BITS: EL 
DAC-O8 
 
El DAC-08 es un DACM rápido y económico, encapsulado en un DIP de 16 
terminales. En la figura 19 se estudian sus principios de funcionamiento haciendo 
referencia a la tarea que se realiza en sus terminales. 
 
Terminales de alimentación 
Las terminales 13 y 3 son las terminales de alimentación positia y negativa, 
respectivamente, y su valor puede ir de ±4.5 a ± 18 V. Deben conectarse con capacitares de 
0.1 µF, como, se muestra en la figura 19a. 
 
Terminal de referencia (multiplicadora) 
La flexibilidad del DAC-08 aumenta si en vez de una entrada de referencia se 
utilizan dos de ellas. Las terminales 14 y 15 trabajan con voltajes de referencia tanto 
positivos como negativos. En el caso de la figura 19(a) existe una entrada de voltaje de 
referencia positivo. 
El usuario puede ajustar la corriente de escalera de entrada, Iref, muy fácilmente, 
desde 4 µA hasta 4 mA; su valor característico es de 2 mA (Iref = Vref / Rref). 
 
Terminales de la entrada digital 
En las terminales de la 5 a la 12 se encuentran las terminales de las entradas 
digitales. La número 5 es la del bit más significativo (MSB), D7. La terminal 12 es la del 
LSB, D0. Las terminales son compatibles con TIL o CMOS. La entrada 1ógica "0" es de 0.8 
V, o menos. El "1" lógico es de 2.0 V, o más, independientemente de los voltajes de la 
fuente de alimentación. Por lo general, la terminal 1, VLC, está conectada a tierra. y también 
se utiliza para ajustar el voltaje de umbral de entrada lógica, VTH, de acuerdo con la 
igualdad: VTH = VLC + 1.4 V. 
Estas entradas digitales controlan ocho interruptores de corriente internos. 
 Convertidores D/A.- 25
 
 
FIGURA 19.- (a) Conexión de un DAC-08 de 8 bits para el caso de un voltaje unipolar. 
Los valores de Isal son los que aparecen en (b) y corresponden a tres palabras de 
entrada digitales. El amplificador operacional convierte Isal en VO. 
 
 
Corrientes de salida analógica 
En la figura 19 se muestran dos terminales de salida para corriente, lo que da mayor 
versatilidad al DAC-08. La terminal 4 conduce la corriente de salida, Isal, y la terminal 2 
conduce el complemento de dicha corriente, salI . Si un interruptor interno está en la 
posición "1" la corriente de escalón de la escalera fluye por el canal de Isal. Si está en la 
posición "0", la corriente de la escalera fluye en el canal salI . 
El valor de la corriente de l LSB (resolución) se calcula de la siguiente manera: 
 
resolución = (valor de 1 LSB) = n
ref
ref
R
V
2
1
× 
Isal se calcula con la ecuación: 
Isal = (valor de 1 LSB) × D 
 
en la que D es el valor decimal de la palabra de entrada digital. La corriente de salida a 
escala total en el canal de salida, terminal 4, se produce cuando la entrada digital es de 
11111111 , con lo cual D = 255. Se designará esta corriente como IFS , en donde: 
 Convertidores D/A.- 26
 
IFS =(valor de 1 LSB) × 255 
 
La suma de todas las corrientes de escalón del DAC-08 es igual a IFS . Dado que 
esta suma está formada siempre por Isal e salI , el valor de esta última es: 
 
salI = IFS – Isal 
 
Voltaje de salida unipolar 
En la figura 19(a), la corriente de salida del DAC-08, Isal, se convierte a un voltaje 
de salida, Vo, mediante un amplificador operacional externo y una resistencia, Rf El voltaje 
de salida tiene una resolución de: 
 
resolución = nf
ref
ref R
R
V
2
1
×× 
 
y Vo se calcula con la expresión: 
Vo = resolución × D = IsalRf 
 
Voltaje de salida analógica bipolar 
La versatilidad del DAC-08 se puede observar cuando se conecta de manera que con él se 
obtenga un voltaje de salida analógico bipolar como respuesta a una palabra de entrada 
digital [figura 20(a)]. El amplificador operacional y dos resistencias convierten la 
diferencia entre Isal e salI en un voltaje Vo: 
Vo = (Isal – salI )Rf 
 
Isal impulsa a Vo a un valor positivo, en tanto que salI lo impulsa a un valor negativo. Si la 
palabra de entrada digital aumenta en 1 bit, Isal aumenta en 1 LSB. Por otra parte, salI 
debe, en consecuencia, disminuir en 1 LSB. Por lo tanto, la corriente de salida diferencial 
cambia en 2 LSBs; es decir, es de esperarse que el rango del voltaje de salida bipolar sea el 
doble del de una salida unipolar. 
En la figura 20(a) Vref se aumenta ligeramente, de manera que Iref aumenta a 2.048 
mA. Lo anterior provoca el aumento del valor de la corriente de 1 LSB a un valor de 8 µA 
uniforme. 
 Convertidores D/A.- 27
 
FIGURA 20.- El amplificador operacional convierte las corrientes de salida 
complementarias del DAC-08 en voltajes de salida bipolares. El amplificador 
operacional se conecta como convertidor de corriente a voltaje diferencial. 
 
Conviene señalar que el voltaje de salida negativo a escala total con valor de –10.20 
V se produce el caso en que todos los bits de entrada son ceros. Cuando todos los bits son 
unos lo que se obtiene es la salida a escala total positiva de 10.20 V. Obsérvese también 
que Vo nunca alcanza precisamente el valor de cero volts. Cuando Isal tiene un valor inferior 
a salI por 8 µA (01111111 ), Vo es igual a – 40 m V. Dado que es lo más cerca que Vo 
está de 0 V desde la escala total negativa, Vo = – 40 m V se conoce como cero negativo. 
En muchos casos, es necesario que los DAC funcionen bajo el control de un 
microprocesador o de una computadora. Por ello, a continuación se presenta un DAC 
compatible con microprocesadores. 
 
COMPATIBILIDAD CON MICROPROCESADORES 
Principios de interfase 
El programador ve la dirección del(os) registro(s) del DAC, o cualquier otro registro 
de los circuitos periféricos como una dirección en el espacio total de la memoria. Los DAC 
tienen registros "sólo de escritura". Lo anterior significa que un DAC tiene un registro al 
cual envía el microprocesador dígitos binarios a través del canal de datos. Los registros del 
ADC son registros "sólo de lectura". Estos dispositivos tienen registros cuyo contenido 
puede "leer" el microprocesador a través del canal de datos. Tanto los DAC como los ADC 
cuentan con una lógica que permite seleccionarlos a través del canal de direcciones.Convertidores D/A.- 28
Registros temporales de memoria 
Los registros "sólo de lectura" o "sólo de escritura" tienen dos estados de operación: 
transparente y de retención. Un registro que se encuentre desocupado siempre recuerda 
(retiene) la última palabra digital que se haya escrito en él; es posible desconectar este 
registro del canal de datos. Concretamente, existe la posibilidad de que la interfaz entre el 
canal de datos y el registro esté en el estado de la impedancia Z alta, esencialmente, en 
circuito abierto. 
Cuando un registro es transparente, éste se encuentra conectado al canal de datos. 
Por ejemplo, un registro de 8 bits de un DAC permitirá que sus 8 bits de datos, del D7 al Do, 
"lean" el dato digital, y/o 0 lógico, presentes en cada cable correspondiente al canal de 
datos puesto ahí por el microprocesador (véase la figura 21). 
¿Cómo comunica el microprocesador al DAC o al ADC, entre todos los otros 
periféricos o localidades de memoria, que ha sido seleccionado? A esta interrogante se dará 
respuesta en el siguiente apartado. 
 
 
El procedimiento de selección 
Los registros de un DAC o de un ADC cuentan con una dirección, tal como sucede 
con la memoria del microprocesador. Para escribir en un DAC determinado, el 
microprocesador proporciona la dirección de dicho DAC en el canal de direcciones (véase 
la figura 21). Una de las salidas de un decodificador local va aun nivel bajo con el que se 
habilita la terminal de selección de circuito integrado, CS , del DAC seleccionado. Los 
registros del DAC todavía no son transparentes. El DAC sólo está seleccionado 
parcialmente. 
Para seleccionar íntegramente el DAC, el microprocesador envía, por una línea, una 
señal de nivel bajo a una terminal de habilitación de circuito integrado, CE . Esta línea se 
controla mediante la línea lectura/escritura del microprocesador, también conocida como 
MRW, MEMW o R/W . Cuando las terminales CS y CE tienen una señal baja, sólo un 
DAC puede comunicarse con el rnicroprocesador. Su registro interno se vuelve transparente 
y acepta los datos del canal de datos. El DAC inmediatamente convierte estos datos 
digitales en un voltaje de salida analógico, Vo. Con esto se completa la operación "sólo de 
escritura". Cuando CS o CE adquieren un valor alto, el registro del DAC inicia el estado 
de retención y recuerda el último dato escrito. Y, en consecuencia, Vo se mantiene al valor 
del voltaje analógico equivalente. 
 
 Convertidores D/A.- 29
 
FIGURA 21.- Para seleccionar un DAC, el microprocesador coloca su dirección en el 
canal de direcciones. Como respuesta al código de dirección correspondiente, una de 
las salidas del decodificador va a un nivel de voltaje bajo y habilita la terminal de 
selección del circuito integrado de la terminal de selección, CS del DAC elegido. 
 
El procedimiento para la selección de un AOC es similar. Es decir, el nivel de 
voltaje presente en las líneas CS y CE del ADC de interés va a un nivel bajo. Hecho lo 
anterior, el registro de salida del ADC está en modo transparente y el microprocesador 
puede "leer" su contenido a través del canal de datos. 
 
DAC COMPATIBLE CON MICROPROCESADOR (AD558) 
Introducción 
En la figura 22 se muestra un ejemplo de un convertidor D/A compatible con un 
microprocesador de 8 bits. El AD558 puede funcionar de manera continua, o se puede 
controlar con un microprocesador. Se complementa con un voltaje de referencia de 
precisión en la misma tarjeta del circuito impreso, entradas digitales de retención y 
terminales de selección. Cuenta también con un amplificador operacional que sirve para 
obtener un voltaje de salida analógico programable a través de una terminal y con el cual se 
obtienen rangos de salida de 0 a 2.56 V o de 0 a 10.0 V. Para estudiar el funcionamiento del 
AD558 se analizan las diversas funciones que llevan a cabo sus terminales. 
 
 Convertidores D/A.- 30
 
FIGURA 22 El AD588 es un convertidor D/A de 8 bits compatible con 
microprocesadores; en (a) se muestran sus terminales. Mediante sus terminales se le 
programa para funcionar de 0 a 2.55 V, como se muestra en (b). La terminal 15 y la 
terminal 14 para selección de ganancia, pueden extenderse para amplificar la 
corriente como se muestra en (c). 
 Convertidores D/A.- 31
 
Alimentación 
En la figura 22(a) la terminal 11 es de la alimentación Vcc. Requiere como mínimo 
de + 4.5 V y su rango máximo es de + 16.5 V. Las terminales 12 y 13 son las tierras digital 
y analógica, respectivamente. Lo anterior permite al usuario mantener tierras analógicas y 
digitales independientes en todo el sistema y unirlas só1o en un punto. Por lo general, las 
terminales 12 y 13 están unidas y hay que conectar un capacitor de desvío de 0.1 µF entre 
Vcc y las terminales 12 o 13. 
 
Entradas digitales 
Las terminales de la 1 a la 8 son las entradas digitales, de la D0 a la D7, 
correspondiendo D0 al LSB y D7 al MSB. Son compatibles con TTL estándar o con CMOS 
de bajo voltaje. El l lógico corresponde a 2.0 V como mínimo para obtener un bit "1". El 0 
lógico es de 0.8 V como máximo para obtener un bit "0". 
Al seleccionar el AD558, las terminales de entrada digital conectan el canal de datos 
con el registro de retención interno del AD558. A esta condición se le conoce como 
transparente. Cuando no está seleccionado, el registro de retención está desconectado del 
canal de datos y recuerda la última palabra escrita. A la condición anterior se le conoce 
como "retención". 
 
Circuitos lógicos 
El microprocesador ejecuta un comando de escritura en el canal de direcciones a 
través de un decodificador de direcciones y una línea de escritura en las terminales de 
control lógico 9 y 10 del AD558. A estas terminales se les conoce como de selección de 
circuito integrado (CS ) y de habilitación de circuito integrado (CE ), respectivamente. 
Si en CS o en CE CS hay un "1", las entradas digitales se encuentran en modo de 
"retención". Están desconectadas del canal de datos. Los circuitos de retención, de la 
entrada recuerdan la última palabra escrita por el microprocesador a través del canal de 
datos. Si tanto CS como CE son "0", las entradas del AD558 son "transparentes" y 
conectan el registro de retención de la entrada con el canal de datos. Ahora el procesador ya 
puede escribir datos en el DAC. Se lleva a cabo de inmediato la conversión 
digital/analógica; la cual se ejecuta aproximadamente en 200 ns. 
 
Salida analógica 
Como se muestra en la figura 22, el voltaje de salida analógica (Vo) aparece entre 
las terminales 16 y 13 (tierra analógica). A la terminal 14 se 1e conoce como "selección" 
(ganancia Vo). Se conecta con las terminales 15 y 16 para definir el rango del voltaje de 
salida de 0 a 2.56 V, como se observa en la figura 22(b). El rango de salida analógica real 
es de 0 a 2.55 V, o 10 m V /bit para una entrada digital que va de 00000000 a 11111111. En 
la figura 22(a) se muestra una conexión para un rango de salida de 0 a l0 V. El rango real 
va de 0 a 9.961 V o 38.9 mV/bit (la fuente de alimentación de voltaje debe exceder al valor 
máximo de Vo en 2 V como mínimo). Mediante la terminal de detección 15 se detecta 
remotamente el voltaje de carga a fin de eliminar los efectos de las caídas de IR cuando la 
longitud de la conexión con la carga es larga. También se utiliza para reforzar la corriente, 
como en la figura 22(c). 
 
 Convertidores D/A.- 32
 
 
FIGURA 23.- Un circuito de reloj (LM555) excita un contador binario de 8 bits 
construido con dos circuitos integrado CD4049. Las salidascuentan en forma binaria 
desde 0000,0000 hasta 1111,1111 y luego repiten el conteo. El DAC convierte el conteo 
digital en un voltaje analógico que se asemeja a una escalera. 
 
Circuito para prueba dinámica 
Mediante el circuito autónomo y unas cuantas componentes de la figura 23 se puede 
probar dinámicamente un AD558, sin necesidad de contar con un microprocesador. Las 
terminales 9 y 10 del AD558 están conectadas a tierra. De esta manera, se conecta el 
registro de entrada del AD558 (transparente) con un contador síncrono de 8 bits mediante el 
cual se simula el canal de datos. 
El circuito de prueba está formado por tres circuitos integrados. Un temporizador 
555 se conecta de manera que funcione como reloj de 1 kHz. Éste hace avanzar un contador 
binario síncrono de 8 bits construido con dos CD4029. Las salidas del contador se conectan 
con las entradas digitales del DAC. Se conecta un osciloscopio (acoplado a cd) para 
observar Vo. Hay que enviar una señal de disparo externa a partir del flanco negativo del 
MSB (terminal 8 del AD558 o terminal 2 del CD4029 de la derecha de la figura 23). La 
forma de onda del voltaje analógico que aparece en Vo se asemeja a una escalera. 
Cada pulso del reloj avanza el contador una unidad de conteo e incrementa Vo en l0 
mV. Es decir, cada paso es de l0 m V y la "escalera" de salida consta de 256 escalones, que 
van de 0 a 2.55 V. Cada paso dura aproximadamente 1 ms. Es decir, cada 256 ms se genera 
la forma de onda de toda la escalera. Las imperfecciones, alinealidades o cualquier 
anormalidad resultan bastante evidentes. Si se desea, se puede cambiar el capacitor CT a fin 
de producir frecuencias de reloj más rápidas o más lentas, como se indica en la figura 23. Si 
bien es posible reducir al mínimo imperfecciones visibles, no es posible eliminarlas 
totalmente. Sin embargo, existe la posibilidad de conectar en Vo un amplificador de 
muestreo y retención o bien un amplificador de seguimiento y retención. Éste espera hasta 
que la imperfección se estabiliza, muestrea Vo y conserva este valor correcto.