Respuestas teoricas finales

Vista previa del material en texto

Teóricos resueltos de finales	Arquitectura de computadoras
Jul 2013
1. ¿Cuál es la compuerta cuya tabla de verdad permite detectar con el valor 1 (Set) la desigualdad de dos entradas a y b?
2. En una Arquitectura de 32 bits (IA-32) ¿cuál es el tamaño mínimo de un registro de cálculo asociado a la unidad de enteros y como se denomina el tipo de dato que admite alcanzar?
3. Indique una o un par de instrucciones del set x86 que permitan calcular el complemento a la base de un número alojado en el registro AX.
4. Que registro/s y con qué valor/es debe/n actualizarse cuando por la ejecución de una instrucción se salta de modo condicional a una instrucción alojada en 0345.
5. Dentro del cálculo de tiempo de acceso a un disco… ¿Cómo se denomina el tiempo que tarda un brazo en posicionar sus cabezas en una pista?
6. ¿Qué algoritmo de sustitución, si lo hay, se utiliza en accesos a cache de correspondencia directa?
7. Que mínima unidad se utiliza para medir la frecuencia y cuál es el valor de la frecuencia para un ciclo de 1 nanosegundo
8. ¿Cómo se denomina la señal de reconocimiento de una interrupción enviada a un dispositivo externo desde el procesador?
9. Como se denomina la unidad que se corresponde con el valor 210 x 210?
Respuestas
1. XOR
2. BYTE, SIGNADO Y NO SIGNADO
3. NEG AX
4. IP 0345
5. TIEMPO DE BUSQUEDA
6. LRU
7. HZ 1 hz es 1 ciclo/s 1s son 10^-9ns la rta es 10^9 hz
8. INTA (Interrupt Acknowledge). El INTR es el pedido de interrupción que se envía a la APIC (Interrupt Request).
9. Mb
13/02/2013
1. como se denomina la estructura de datos que se utiliza en determinadas ocasiones para resguardar la dirección de retorno cuando se ejecuta una instrucción RET o ITET?
2. Cuál es el nombre genérico de las dos zonas lógicas en las que se divide cualquier cara de un disco magnético
3. expresar la velocidad media de giro en MS de un disco que gira a 5400 RPM
4. relacionado con la lógica digital, que elemento permite el almacenamiento de un bit en un registro? (Por ejemplo un registro de desplazamiento ) Relacionado con la tecnología de memoria en qué tipo de memoria de lectura escritura se lo clasifica?
5. Relacionado con el procesador Pentium. Como se denominan las instrucciones al registro acumulador en relación al tamaño del dato?
6. Relacionado con una instrucción exprese que significa que la instrucción tenga distintos modos de direccionamiento, y que etapa del ciclo de instrucción se modifica, y porque se dice que el código de operación cambia?
7. relacionado con el micro, como se denomina a su capacidad de atender acontecimientos causados por otros dispositivos. Como clasificaría un acontecimiento de aviso de batería baja en su notebook?
8. Relacionado con las instrucciones ¿En qué unidad se mide el ciclo completo de una instrucción?
9. ¿Cuántos nanosegundos tarda un ciclo de reloj para una computadora que trabaja con una frecuencia de 25MHz? (bonos de este tema)
10. ¿Qué módulo especial gestiona las señales provenientes de dispositivos? Y cuál es el nombre de dichos señales?
11. ¿Qué significa E/S mapeada en memoria o memory mapped?
Respuestas
1. Pila
2. pistas y sectores
3. 1 rev en 11,1 ms
4. Biestables , SRAM
5. EAX AX AH AL
6. indica donde se aloja el dato. Búsqueda de operando. Cambia en cuanto a sus bits.
7. control de interrupciones, interrupción no enmascarable
8. ciclo por segundo, 1 ciclo/ segundo = 1 Hz.
9. 40 nanosegundos
10. Módulo de E/S. APIC IRQ
11. Se puede usar todas las instrucciones que permiten acceder a memoria.
27/02/2013
1. Que señales intervienen en el tratamiento de una solicitud de interrupción enmascarable? 
2. Que es una INT n ¿? Y en que clasificación entra?
3. como se denominan las arquitecturas que permiten la ejecución en paralelo de varios causes de instrucciones?
4. exprese como mínimo 4 etapas del ciclo de una instrucción cuya ejecución se denomine segmentada
5. indique las condiciones que debe cumplir un segmento para que la unidad de segmentación no genere la excepción de tipo falta
6. *donde se referencia el nivel de privilegio en una dirección virtual y donde lo consulta la unidad de segmentación para ver si cumple con la regla de acceso permitido?
7. que se almacena en una TLB y bajo qué circunstancias decrece significativamente su tasa de acierto?
8. como se denomina a una transferencia de E/S que se basa en el censado continuo del estado del periférico?
9. modo de direccionamiento en el que el operando se encuentra directamente definido en el campo de referencia a dato de la instrucción
10. ¿Cómo se denominan las transferencias de E/S que aprovechan los ciclos en que el bus se encuentra ocioso para realizar la transferencia de datos y como se denomina el dispositivo que controla la operación?
11. Modo de direccionamiento en el cual el código de operación determina el operando.
Respuestas
1. Flag IF
2. INT n: Interrupción que permite generar una interrupción no enmascarable.
3. Superescalares
4. búsqueda de la instrucción, decodificación, búsqueda de los operandos, ejecución, escritura en memoria
5. P=1, debe estar en memoria, y no se debe sobrepasar lo que dice el campo limite
6. El nivel de Privilegio en una Dir. Virtual se referencia en el campo RPL, y la Unidad de Segmentación lo chequea en atributo DPL del descriptor de segmento
7. se almacenan las ultimas direcciones físicas traducidas por la unidad de paginación, si la dirección está en la cache se obtiene la dirección física en pocos nanosegundos, si no está el tiempo de traducción solo se penaliza por pocos nanosegundos
8. programada
9. modo de direccionamiento inmediato
10. DMA
11. Direccionamiento directo
06/03/2013
1. La compuerta cuya tabla de verdad es igual a la de una compuerta NAND con sus entradas unidas es 
2. En una arquitectura de 32 bits los tamaños máximos de los registros de cálculo y de los registros de segmento son respectivamente 
3. El tiempo para localizar un sector en una pista o cilindro del disco cuando el cabezal ya se encuentra posicionado se denomina
4. las técnicas q permiten actualizar el contenido de la cache se denominan políticas de escritura
5. La compuerta cuya tabla de verdad presenta “1” en la salida cuando el número de variables en 1 es impar es:
6. en el set x86 la instrucción para transferir un dato en el segmento es:
7. que registros se deben actualizar cuando se retorna a un procedimiento dentro de un mismo segmento de código?
8. En que se mide la velocidad efectiva de un procesador y la duración de un ciclo de reloj respectivamente?
9. las variables declaradas como cadenas de caracteres o Sting se guardan en la memoria como RAM como:
10. la señal de petición de interrupción para la atención de un evento prioritario y el terminal correspondiente se denomina
Respuestas
1. NOT
2. 32 registros de cálculo y 16 bits registros de segmento 
3. latencia rotacional
4. F: se denominan algoritmos de actualización : LRU RANDOM FIFO
5. XOR
6. POP
7. ECX
8. FLOPS/NANOSEGUNDOS.
9. Big endian
10. NMI
26/09/2013
1. El servicio que atiende una interrupción es apuntada por ____________
2. Un código de operación invalido genera un evento denominado ___________ de tipo ___________ en cambio una batería agotándose genera una _____________ 
3. El tiempo que transcurre desde que se da una orden de lectura y el contenido de memoria está disponible para ser transferido es _____________ El tiempo que tarda un disco en obtener un clúster o un sector luego de posicionarse en la pista se denomina ___________
4. El área de memoria en donde se aloja los objetos de una tarea en estado de ejecución se denomina _______ en cambio el área de memoria donde se alojan los objetos compartidos por los programas se denomina ________
5. Un segmento es un bloque lógico de tamaño fijo que para el procesador estudiado puede ser de 4k o de 4M
6. El cálculo de la dirección efectiva de una instrucción involucra los registros CS y el campo DATA de la instrucción
7. Cuando se está ejecutando una tarea concreta se activan la GDT y la LDT de la tarea en curso , cada una de ellasse relacionan con los registros GDTR y LDTR respectivamente
8. cuando una MP es de 4G está dividida en páginas de 4k se necesitan 22 bits para identificar el número de frame pues la cantidad total de los mismos es 4M
9. Durante la ejecución de una instrucción aritmética se puede producir un desbordamiento u overflow que es considerado como un fallo o interrupción NMI.
Respuestas
1. IDT
2. Excepción – Trampa o error – Interrupción
3. Tiempo de busqueda – Retardo rotacional
4. LDT - GDT
5. F: Los segmentos no son fijos
6. F: CS*10+ Desplazamiento
7. V
8. F: 20bits
9. F: es un fallo o interrupción INTO
11/12/2013
1. Memorias que constituyen un subsistema Cache
2. nombre del bloque en memoria RAM en el que se carga una pagina
3. Nombre al menos tres señales del bus relacionadas con una transferencia DMA
4. indique al menos dos tipos de transferencia de E/S
5. qué tipo de interrupciones se habilitan con la activación de una bandera del registro de estado?
6. Instrucción en assembler que permite consultar por overflow luego de una operación aritmética
7. cuando se desea consultar por una condición de igual en una estructura condicional que operación interna realiza la unidad de cálculo?
8. técnica de ejecución en paralelo a nivel instrucción
Respuestas
1. memoria de datos y memoria de etiquetas… o instrucciones y datos tmb
2. frame o marco de pagina
3. MEMW ; MEMR ; T/C
4. programada, por interrupciones, DMA
5. enmascarables 
6. JO salta si overflwo es 1 , JNO salta si overflow es 0
7. resta ,SUB ,(Z=0)
8. pipeline
04/12/2013
1. El operando reside en la propia instrucción
2. Un registro de 32 bits almacena AABBCDD pasar a litle endian
3. El operando se encuentra en un registro 
4. cuál es el nombre de las unidades lógicas en las que se puede dividir un disco físico y cuando se crean?
5. En un entorno multitask como se denomina el área de RAM ocupada por una única tarea? 
6. como se denomina el bloque de lógica que permite encauzar la info de una de 2^n vías de entrada en una única de salida?
7. Dos instrucciones Assembler de salto
8. la CPU accede a la pila usando instrucciones propias:
Respuestas
1. implícita
2. DD BC AB 0A
3. Modo DIRECTO
4. particiones, al darle formato
5. LDT
6. Multiplexor
7. JMP, JE
8. POP PUSH
02/03/2011
1. como se denomina la estructura de datos que se utiliza en determinadas ocasiones para resguardar el contenido de los registros de CPU y cuál es su criterio de acceso
2. Cuál es el nombre de la técnica para actualizar la memoria desde cache cuando se escribe en MP al mismo tiempo que en cache
3. Que información se almacena en registros de cálculo en modo real y en modo protegido?
4. como se denomina el registro que actúa como puntero de pila y a cuantas posiciones puede direccionar con 16 bits?
5. donde se encuentra el operando cuando se utiliza direccionamiento implícito?
6. que es el LDTR y que información se guarda en este dispositivo
7. Como se representa en unidades de frecuencia 1 millón de ciclos por segundo?
8. como se denomina el evento que genera la falta de un segmento. Que modulo del microprocesador genera la señal que indica que esta se produjo?
9. Como se denomina el parámetro que indica la cantidad de bits que se graban en un medio magnético y en que unidades se mide? 
Respuestas
1. Pila/Lifo
2. escritura inmediata
3. en modo real datos y en modo protegido operandos
4. SP y puede acceder a 2^16
5. en el COP o en la misma instrucción
6. es el registro de LDT se guarda información de una tarea en particular
7. 1Mhz
8. segment fault, lo indica el MMU
9. Densidad BPI (BPI significa bits por pulgada)
21/12/2011
1. Indique SI/NO si en ambos modos (real y protegido), el Pentium tiene una IDT de idéntica cantidad de entradas. En caso negativo justifique. En caso afirmativo indique cuál es esa cantidad.
2. Indique SI/NO si una interrupción puede provocarse mediante el software. En caso negativo justifique. En caso afirmativo ejemplifique.
3. Cómo se denomina la arquitectura desarrollada para el procesador Itanium, que consta de quince unidades de ejecución, que permiten ejecutar hasta veinte instrucciones por ciclo de reloj?
4. Indique SI/NO si el software de Itanium es compatible con instrucciones de otra arquitectura. En caso negativo justifique. En caso afirmativo indique cuál es la arquitectura.
5. Indique el nombre de la unidad que determina cuál será la siguiente instrucción correspondiente a una de salto condicional.
6. Indique cuál es el registro de 32 bits que, además de su función primaria, puede contener una dirección que apunta a la base de un conjunto de datos.
7. Indique SI/NO si existen hasta 6 registros que se utilizan para determinar el campo selector de una dirección virtual. En caso negativo justifique. En caso afirmativo indique cuales.
8. Indique SI/NO, si un dato numérico de tipo byte se almacena en modo little endian.
9. Indique cual es la organización de memoria que divide el espacio de memoria en bloques de longitud fija.
10. Qué rango de números signados se puede representar con 16 bits? Expréselo SOLO en decimal
11. Indique el rango de direcciones (expresado en hexadecimal) para acceder a una memoria de 2 KB
12. Con qué siglas se identifica la unidad de velocidad de giro de un disco?
13. Si en una imagen virtual el primer segmento de código está alojado en memoria RAM a partir de la dirección AB 00 00 00 y ocupa 1024 bytes, cuáles son los valores de los campos BASE y LIMITE de su Descriptor de Segmento? Expréselos en hexadecimal.
14. Cuál de los siguientes registros resultará modificado y con qué valor quedará al ejecutarse una instrucción DEC AH? AX=BX=CX=DX=BP=SI=DI=0000, SP=FFEE
15. Indique el formato de una dirección segmentada en MODO REAL y presente un ejemplo numérico
16. En base al ejemplo anterior calcule la dirección física
17. Cómo se denomina el registro invisible que apunta a la LDT activa?
Respuestas
1. SI 256 entradas
2. SI Por ejemplo, instrucción INT #
3. EPIC (puse IA-64 y me lo pusieron bien)
4. IA*32 (puse x86-32 y me lo pusieron bien)
5. Unidad de Predicción de Saltos
6. EBX
7. Si, Son los de segmento
8. NO. 
9. 9. Paginación
10. -2^15; 2^15-1
11. 00 0000 0000 ; 111 1111 1111 por ser 11 bits 000 ; 7FF
12. RPM
13. AB 00 00 00 1024 son 00400 recordar que la base tiene 32 bits y el limite 20 bits
14. AX =FF00
15. 23AB:0030
16. 23AB0 + 0030
17. LDTR
25/07/2012
1. Indique si es cierto que en modo real el Pentium tiene acceso a memoria RAM de solo 1 Giga. En caso afirmativo justifique e indique cantidad de bits de la dirección física. En caso negativo indique como está constituida la dirección segmentada.
2. Indique si es verdad que cuando un segmento no se halla presente en la memoria RAM y si lo está en la memoria virtual, se provoca una interrupción y dicho evento es detectado por la MMU. En caso negativo justifique. En caso afirmativo indique el tipo o la denominación de la interrupción.
3. Indique a que numero decimal se le asigna la combinación correspondiente a *0 (cero negativo) en un formato de coma fija de 8 bits.
4. Indique la denominación de las memorias que constituyen un subsistema cache considerando el tipo de información que almacenan.
5. Indique la cantidad de bits del campo desplazamiento en una dirección virtual si considera que el potencial espacio de direcciones es 4 G.
6. Indique cual es el registro de 32 bits que permite el acceso LIFO a la pila.
7. Indique si es verdad que existen hasta 6 registros que se utilizan para determinar el campo selector de una dirección virtual. Si es negativo justifique. Si es afirmativo, indique cuales.
8. Indique con SI o con NO, si es verdad que un dato numérico de tipo DOBLE WORD se almacena en RAM según la técnica BIG endian.
9. Indique la organización de memoria que divide el espacio de memoria en bloques de tamaño fijo.
10. Indique el PRIMER NUMERO POSITIVO que como resultado de una operación con números SIGNADOS generaría overflow en un formato de 16 bits, expréselo SOLO en decimal.
11. Indique el rango de direcciones (expresado en hexadecimal)para acceder a una memoria de 4K x 8.
12. Que banderas se actualizan luego de la ejecución de una instrucción de suma?
13. Si se quiere acceder a una instrucción en el segmento de código, Cuales de los registros indicados abajo se utilizan para el cálculo de la dirección física? AX=0000 BX=0000 CX=0000 DX=0000 SP=FFEE BP=0000 SI=0000 DI=0000 DS=1516 ES=1516 SS=1516 CS=1516 IP=0100
14. Si se ejecuta una instrucción INC AX. Cuál de estos registros se modificara, y con que valor quedara? AX=0000 BX=0000 CX=0000 DX=0000 SP=FFEE BP=0000 SI=0000 DI=0000
15. Referido a instrucción de salto incondicional, Que registro se modifica a causa de su ejecución?
16. En el Pentium, Que unidad se encarga del cálculo de los operandos BCD?
17. Como se denomina el registro invisible que apunta a la LDT en modo protegido?
Respuestas
1. Falso. Dirección segmentada--> Registro de Segmento: Desplazamiento.
2. Falso. Se genera una excepción que es registrada por el SO, no una interrupción.
3. Al 128 en formato signo magnitud 1000 0000
4. SRAM instrucciones y datos
5. 32 bits , 2 ^32 =4G
6. ESP
7. V CS DS ES FS GS SS
8. F listtle endian
9. páginas, tamaño variable tienen los segmentos y tamaño fijo tienen las páginas.
10. 32768
11. 4k * 1byte =4k = 4096 => 000 FFF por ser 12 bits los que direccionan a 4096
12. Z S V C
13. CS IP
14. AX=0001
15. CX? IP Si es un salto corto solo se modifica el EIP, si es un salto largo modifica el CS y el EIP también, IP o EIP
16. FPU o ALU ni idea
17. LDTR
19/12/2012
1. cuáles son los dos criterios que sustentan la alta probabilidad de acierto en memoria cache?
2. definición genérica para todos los tipos de error que pueden generar las instrucciones que operan datos en convenio de pto flotante IEE754
3. indique como mínimo cuatro unidades que constituyen el procesador Pentium
4. cuáles son las unidades del procesador pentium comprometidas en la ejecución de instrucciones de cálculo?
5. registros de 32 bits q se asocian al acceso modo de direccionamiento indexado
6. registros de 32 bits que se asocia al manejo de la pila
7. modo de direccionamiento en el que el operando se encuentra directamente definido en el campo de referencia a dato de la instrucción, de un ejemplo
8. modo de direccionamiento en el que el "dato" forma parte del código de instrucción dar ejemplo
9. memoria ultrarrápida que guarda la dirección lineal y la dirección física de las ultimas 32 páginas de código accedidas
10. método de sustitución de una línea de cache en una organización de correspondencia directa o asociativa de una via
11. método de sustitución de una línea de cache en que se reemplaza la línea que ha permanecido ociosa por más tiempo
12. indique la denominación genérica para las peticiones de interrupción de los periféricos PIC q permiten determinar la prioridad del mismo para ser atendidos
13. indique cuatro datos que deben almacenarse en un disco relacionados con la administración del sistema de archivos y que en general se encuentra en el sector de arranque
14. cuales son y donde se almacenan los datos de referencia relacionados con la administración del sistema de archivos?
Respuestas
1. principio de vecindad espacial y temporal
2. excepción, es una falta o error
3. BIU, FPU, unidad de predicción de saltos condicionales, subsistema cache, unidad de enteros superescalar
4. FPU; BIU 
5. EDI y ESI
6. ESP / BSP
7. modo inmediato ADD BX ,5
8. Si el operando está incluido en el código de operación, por ejemplo INC BX (INC es que le suma 1) es implícito.
9. TLB
10. LRU
11. LRU
12. IRQ
13.  
14.  
24/05/2012
1. Que información binaria se almacena en la memoria de etiquetas de una memoria cache?
2. cuantos bits utiliza el formato del convenio de punto flotante IEEE 754 de simple precisión y cuales campos lo constituyen?
3. conjuntos de registros de la CPU usados en el modelo de programación de aplicaciones
4. registros de 32 bits q se asocian al acceso de la estructura de datos denominada stack o pila
5. modo de dirección en el q el operando se encuentra directamente almacenado en un registro
6. memoria ultrarrápida q guarda la dirección lineal y la dirección física de las ultimas 32 páginas de código accedidas
7. la estructura de datos q contienen las referencias para el acceso a una página cuando se usa memoria virtual con segmentos paginados
8. indique la denominación genérica para las peticiones de interrupciones de los periféricos al PIC que permiten determinar la prioridad del mismo para ser atendido
9. primera etapa del ciclo de instrucción previa a la decodificación
Respuestas
1. Las referencias a las direcciones de la memoria principal.
2. 1 de signo, 8 de exponente y 23 de mantisa son 32 bits en total
3.  Registros de propósito general, registros de segmento (CS, DS, SS), registro puntero de instrucción (EIP), registro de estado o señalizadores (EFLAGS)
4. ESP EBP
5. modo de direccionamiento por registro
6. TLB
7. tabla de páginas?
8. IRQ
9. Busqueda de la instrucción
05/12/2012
1. Un chip RAM de 8k*8 se lee o se escribe un___________ (unidad de medida).
2. El direccionamiento de cache almacena en forma total o parcial los bits denominados __________ que constituyen la identificación de un bloque de RAM, mientras que una línea de cache almacena su___________.
3. Al analizar los bloques funcionales de la MMU se observa claramente que la memoria se organiza obligatoriamente por_______ y en forma optativa por _________.
4. Al igual que un número de coma flotante de precisión extendida, los 64 bits de orden inferior de un registro de unidad de coma flotante constituyen la______.
5. Cuando un segmento esta paginado el campo limite expresa la cantidad de páginas que lo constituyen.
6. 64T (Tera) es igual a 64*K*K*K*K.
7. Cuando se está ejecutando una tarea concreta se activan se activan la GDT y la LDT de la tarea en curso cada una de ellas se relacionan con los registros GDTR y LDTR.
8. Cuando una memoria de 4G está dividida en páginas de 4K, solo se necesitan 20 bits para identificar el número de frame o marco de página.
9. La interrupción de tipo MNI está asociado a un único vector de interrupciones.
Respuestas
1. Byte
2. Etiquetas – contenido
3. Segmentos – Paginas
4. Mantisa
5. V
6. V
7. V
8. V
9. V
12/12/2012
1. Cuando se devuelve el reconocimiento a la petición de una interrupción INTR el programa q se ejecuta es apuntado por ______IP_____
2. Cuando el tipo de excepción no permite restablecer el programa q la causo es de tipo ____ABORTO____
3. La pista de un disco se divide lógicamente en ____SECTORES_____ y las pistas de igual número constituyen un ____CILINDRO______
4. La zona exclusiva de memoria denominada q se requiere en sisop multitasking se denomina ____GDT_______
5. Un segmento es un bloque lógico de tamaño fijo q para el procesador estudiado puede ser de 4k o de 4 M
6. El cálculo de la dirección efectiva de una instrucción involucra los registro CS y el campo data de la instrucción
7. Cuando se está ejecutando una tarea concreta se activa la GDT y la LDT de la tarea en curso cada una de ellas tiene GDTR y LDTR
8. Cuando una memoria de 4G está dividida en páginas de 4 K se necesitan 22 bits para identificar el número de frame para la cant total de nose q pija re papona
9. durante la ejecución de una transferencia de datos se puede producir un desbordamiento u overflow q es considerado como una excepción y es atendido por la instrucción INTO
Respuestas
1. IP
2. ABORTO
3. SECTORES - CILINDRO
4. GDT
5. F, puede ser de 4 k 4m o cualquier otro peso lógico
6. F, CS *10 + DESPLAZ
7. V son los registros de cada una
8. 
9. F: overflow se produce en las instrucciones aritméticas, y no en las transf de datos.
23/03/2011
1. El conjunto de 20 bits con los cuales se informa el tamaño en bytes de un segmento cuando el bit de granularidad está en 0 se denomina:
2. Se denomina ciclo de reloj a ______________ 
3. para una frecuencia de 1ghz es de _____________
4. cuando 1 dispositivo de E/S requiere la atención del CPU, se envía una señal de solicitud que es atendida x el ____________ Que generauna interrupción clasificada como ____________
5. que se identifica con el nombre de señal __________
6. La instrucción de salto incondicional produce modificación del valor del registro IP durante su ejecución?
7. actualiza las banderas del registro?
8. en memoria virtual, la unidad de segmentación de la MMU traduce a dirección
9. la dirección virtual generada x la CPU en tanto la unidad de paginación traduce aquello a dirección
Respuestas
1. límite
2. la frecuencia del procesador
3. mil millones de ciclos / seg
4. controlador de interrupciones - Externa
5. INTR
6. V
7. F
8. lineal
9. física
29/02/2012
1. Al conjunto de bits que se acceden por vez se lo denomina PALABRA DE MEMORIA
2. La características de los buses con que medimos la cantidad de bits que se transmiten por unidad de tiempo se denomina VELOCIDAD DE TRANSFERENCIA
3. Una aplicación que precise enviar y recibir datos de un dispositivo de E/S utilizando DMA realizara operaciones de TRANSFERENCIA
4. la segmentación paginada obliga a que ambas unidades de la MMU estén activas para el mapeo de dirección
5. el rango del exponente en formato de doble precisión del IEEE es (-1023, +1024)
6. Una instrucción de llamada o retorno se clasifica como instrucción de salto o bifurcación 
7. una instrucción con formato 'mnemonico reg2, reg1' es una instrucción que no requiere acceso a memoria principal
8. una cuádruple palabra es un tipo de dato de 64 bits
Respuestas
1. PALABRA DE MEMORIA
2. VELOCIDAD DE TRANSFERENCIA
3. TRANSFERENCIA
4. V
5. V
6. V
7. V
8. V
15/02/2012
1. En ambos modos el Pentium puede direccionar hasta 4Gb de memoria. Justificar
2. El itanium tiene la característica de ser compatible con IA*32 y tener como tecnología IA*64.
3. Indique un registro de 32 bits que además de su función principal se usa como contador
4. Nombrar cuales y cuantos niveles de cache posee el Itanium
5. Un dato tipo word se almacena en modo litle endian. En caso afirmativo justificar, en caso negativo indicar un ejemplo.
6. indicar el rango SIGNADO que se puede obtener con 16 bits.
7. Organización de memoria que se caracteriza por dividirla en tamaños variables
8. Dado un segmento que tiene como dirección inicial 10 00 00 00 y posee 256 bytes indicar la base y límite de su descriptor
9. Indique como es el esquema de un segmento en modo real y dar un ejemplo
10. en base al ejemplo anterior obtener la dirección física
11. Registro no visible que apunta a la base del IDT
12. INTO genera una interrupción por software. Justificar
13. Indicar el rango de direcciones que se pueden obtener con una memoria de 4K*8
14. Indique el nombre de la unidad que determina cuál será la siguiente instrucción correspondiente a una de salto condicional.
15. Indique SI/NO si existen hasta 6 registros que se utilizan para determinar el campo selector de una dirección virtual.
16. Con qué siglas se identifica la unidad de velocidad de giro de un disco?
17. Cuál de los siguientes registros resultará modificado y con qué valor quedará al ejecutarse una instrucción DEC AL?  AX=BX=CX=DX=BP=SI=DI=0000, SP=FFEE
Respuestas
1. En modo Real puede direccionar 1Mb puesto que solo se le habilitan 20 lineas del bus de datos.
2. V
3. ECX
4. L1 L2 L3
5. Verdadero numérico es little endian, no numérico es big endian y ademas "si el dato es numérico y su tamaño es de 2 o 4 u 8 bytes (palabra, doble palabra,...) , cada octeto se almacena en memoria en forma invertida... [...]. En esta convención denominada Little-Endian, el byte menos significativo se almacena en la dirección más baja. Esto ocurre para cualquier entidad numérica, incluso para datos en representación de punto flotante o cuando se almacena una referencia a memoria."
6. -2^15 ; 2^15-1
7. segmentos
8. Base: 10 00 00 00. Límite: 00100
9. XXXX:YYYY (Selector:Desplazamiento). Ej: AB55:0103
10. AB55*10 + 0103 = AB550+0103 = AB653
11. IDTR
12. Verdadero. INTO es una interrupción interna que se encarga de verificar la bandera OF.
13. 4k x 1byte = 4k 000 FFF
14. unidad de predicción de saltos
15. CS DS ES FS GS SS
16. RPM
17. AX 00FF
22/02/2012
TEMA 1
1. Indique SI/NO si en ambos modos (real y protegido), el Pentium tiene una IDT de idéntica cantidad de entradas. En caso negativo justifique. En caso afirmativo indique cuál es esa cantidad.
2. El itanium tiene la característica de ser compatible con la arquitectura…
3. cuál es el registro de 32 bits que, además de su función primaria, puede contener una dirección que apunta a la base de un conjunto de datos.
4. se denomina la arquitectura desarrollada para el procesador Itanium, que consta de quince unidades de ejecución, que permiten ejecutar hasta veinte instrucciones por ciclo de reloj?
5. Responder Si/No un dato tipo byte se almacena en modo Little Endian.
6. indicar el rango SIGNADO que se puede obtener con 16 bits.
7. Indique cual es la organización de memoria que divide el espacio de memoria en bloques de longitud fija.
8. Dado un segmento que tiene como dirección inicial AB 00 00 00 y posee 1024 bytes indicar la base y limite de su descriptor
9. Indique como es el esquema de un segmento en modo real y dar un ejemplo
10. en base al ejemplo anterior obtener la dirección física
11. Registro no visible que apunta a la base del IDT
12. Indique SI/NO si una interrupción puede provocarse mediante el software. En caso negativo justifique. En caso afirmativo ejemplifique.
13. Indicar el rango de direcciones que se pueden obtener con una memoria de 2K*8
14. Indique el nombre de la unidad que determina cuál será la siguiente instrucción correspondiente a una de salto condicional.
15. Indique SI/NO si existen hasta 6 registros que se utilizan para determinar el campo selector de una dirección virtual. En caso negativo justifique. En caso afirmativo indique cuales.
16. Con qué siglas se identifica la unidad de velocidad de giro de un disco?
17. Cuál de los siguientes registros resultará modificado y con qué valor quedará al ejecutarse una instrucción DEC AH? 
AX=BX=CX=DX=BP=SI=DI=0000, SP=FFEE
Respuestas
1. Si 256
2. IA-32
3. EBX
4. EPIC
5. NO
6. [-32767;32768]
7. Paginación
8. BASE= AB 00 00 00 LIMITE= 004 00
9. XXXX:YYYY (DIRECCIÓN:DESPLAZAMIENTO) Ej: 0123:04F3
10. 01723
11. IDTR
12. Si, INT# e INTO (Verifica el flag OF)
13. 000 - 7FF
14. Unidad de Predicción de Saltos
15. Si, SS - CS - DS - ES - FS – GS
16. RPM = Revoluciones por minuto
17. AX= FF00
TEMA2
1. Si el tamaño del espacio virtual es de 64 TB, ¿cuántos bits constituyen la dirección virtual?
2. Tipo de excepción que no permite reestablecer el programa o tarea que la causó.
3. Indique si es cierto que en el repertorio de instrucciones EPIC de Itanium cada unidad de ejecución constituye un paquete de 3 instrucciones de longitud fija. Si es verdadero, indique la cantidad de bits de dicho paquete. Si es falso, indique porqué esto no es posible.
4. En qué 2 criterios se apoya el éxito de una búsqueda a una memoria caché.
5. Indique si en el subsistema caché existe un componente encargado de gobernar las transferencias en caché tanto en la política de sustitución (si esta es necesaria) como en la política de escritura. Si es verdadero, indique su nombre. Si es falso, indique quien se encarga de dichas actividades.
6. Indique cuál es el registro de 32 bits que, además de su función primaria como registro de cálculo, puede ser utilizado como registro de almacenamiento de direcciones de puertos de entrada/salida.
7. Indique si es verdad que existen 2 registros que se utilizan para determinar el campo Desplazamiento de una dirección virtual en el acceso a una instrucción. Si es negativo, justifique. Si es afirmativo, indique cuales.
8. Indique si es verdad que si un dato es alfanumérico se almacena en Little Endian. Si es afirmativo, indique al menos 2 tipos de datos que conozca en el lenguaje de programación que utiliza. Si es negativo, indique cual es la técnica que utiliza este tipo de dato.
9. Indique CON SIGLAS los 3 campos en los que se divide el SELECTOR de una dirección virtual.
10. Qué rango de números NO SIGNADOS se pueden representarcon 16 bits, expréselo SOLO en decimal.
11. Indique el rango de direcciones (expresado en DECIMAL) para acceder a una memoria de 4K x 8.
12. En un sistema de cabeza móvil, ¿cómo se denomina al tiempo necesario para desplazar el brazo del disco hasta la pista requerida?
13. Si en memoria se observa la siguiente cadena hexadecimal correspondiente a un vector de interrupción: AABBCCDD, indique como debe ser interpretada si corresponde a una entrada IDT en modo real (recuerde que para una referencia a memoria se utiliza la técnica de almacenamiento invertido).
14. Si se ejecuta una instrucción INC AL, ¿cuál de estos registros se modificará y con qué valor quedará?
AX=0000 BX=0000 CX=0000 DX=0000 SP=FFEE BP=0000 SI=0000 DI=0000
15. Realice la siguiente suma hexadecimal: A4E0 + BB3A.
16. El registro invisible GDRT tiene un tamaño de 46 bits. ¿A qué tabla apunta y qué campos lo constituyen?
17. ¿Cómo se detecta que una página está ausente en la RAM y que se debe solicitar su búsqueda en memoria virtual?
Respuestas
1. 64* 2^40 (se sabe que a la cuarenta es TB, entonces todo ese resultado se le aplica logaritmo y se lo divide por logaritmo de 2 , ahí te da 42 que es el número de bits => 2^42 =64*(2^30)
2. Aborto
3. V La arquitectura IA-64 soporta un nuevo modelo de Repertorio de Instrucciones basado en la tecnología EPIC,.... Los paquetes de instrucciones definidos para este concepto están formados por 128 bits, pueden albergar hasta tres instrucciones,... Las tres instrucciones EPIC del paquete utilizan 123 bits (41 para cada una)..."
4. Vecindad Espacial y Temporal
5. Estimo que es la CPU, o el controlador de Cache pero no hay nada de esto claro en el libro.
6. EDX.
7. Falso. El campo desplazamiento sumado a la base del segmento nos indica una dirección a acceder.
8. Falso Big Endian ….un código alfanumérico es una cadena y en las cadenas se utiliza big endian
9. Índice, TI, RPL (en Angulo)
10. [0,65535]
11. La memoria es de 4kb por ende representa 2^12=4096 = [0;4095] 
12. Tiempo de Búsqueda
13. AABBCCDD -----> DDCCBBAA
14. AX=0001
15. 1601ª
16. Corrección en Angulo el registro GDTR apunta a la tabla GDT, pero su tamaño es de 48 bits y los campos que lo componen son la BASE(32) y el LIMITE(16) " GDT BASE LIMITE ATRIBUTOS"
17. Con el Bit de Presencia (P), Cuando se encuentra en 0 se produce una excepción, que activa una rutina del SO que carga la página y pone el flag en 1.
16/12/2009
1. ¿Qué bandera se utiliza para habilitar las interrupciones internas?
2. qué tipo de error comprueba la instrucción intO?
3. *estoy en lo cierto si digo que LRU es el algoritmo de sustitución mediante el cual se elimina arbitrariamente una vía en una cache asociativa de n vías?
4. cuál es el efecto de la ejecución de la instrucción ROR AX ,1?
5. es significativa la información del campo base de un descriptor de segmento si su bit de presencia indica ausente porque?
6. estoy en lo cierto si digo que el bit de granularidad indica que la pagina esta segmentada?
7. cuáles son los registros de uso del programador de aplicaciones que contienen la base de un segmento en modo real?
8. existe alguna forma de identificar un código de operación no valido?
Respuestas
1. Ninguna son interrupciones internas
2. Error por oeverflow
3. LRU elimina la línea menos recientemente accedida/Random elimina arbitrariamente
4. Rotación a derecha de un 1 bit
5. No porque si P=0 indica que no está en memoria, si está ausente se desconoce la base.
6. No, indica que el segmento esta paginado.
7. Los registros de segmento SS CS DS ES FS GS
8. Si, se trata de una excepción produce una excepción.
03/03/2010
Tema 1
1. se denomina algoritmo de sustitución en una memoria cache a una política de escritura principal 
2. La trampa es una excepción en la que no se sabe la localización exacta que la genero
3. Se debe considerar que la paginación por demanda admite la segmentación de una página razón por la cual la MMU cuenta con una unidad de paginación y una de segmentación 
4. Nivel de privilegio de la E/S (IOPL) es un atributo del descriptor de segmento 
5. El direccionamiento directo de registro no involucra acceso a memoria
6. El bit de granularidad indica si el campo limite debe ser intepretado en unidades de byte o de paginas 
7. Robo de ciclo significa que el procesador roba un ciclo de acceso a memoria para la transferencia via dma
8. la interfaz de arbitraje de un bus controla los ciclos de bus que permiten el acceso a memoria y a la E/S
9. La fpu puede operar con tipo de datos BCD 
Respuestas
1. F, algoritmo de sustitución en una MC son los algoritmos para actualizar la cache con datos
2. F, ese el aborto
3. F, La MMU cuenta con la unidad de Paginación y la de Segmentación, pero cuando está habilitada la Paginación se hace la "segmentación paginada" (a un segmento se lo divide en páginas) que no es la "segmentación de una página".
4. F, Los atributos que tiene el Descriptor de Segmento son: Bit de Presencia, Nivel de Privilegio, Clase de Segmento, Tipo, Accedido, Granularidad, Defecto/Grande, Disponible.
5. V , no involucra acceso a memoria.
6. V Si G = 0 es en bytes, Si G = 1 es en páginas. 
7. F, La DMA es quién le roba el ciclo.
"debe forzar al procesador a que suspenda temporamente su funcionameinto. Esta última técnica es la más común y se denomina robo de ciclo, puesto que, en efecto, el módulo de DMA roba un ciclo de bus"
8. V :"Es responsable de asignar tiempos en el bus" en Stallings. Página 73.  En Angulo aparece como "controlador" en vez de "arbitraje" en la página 301..
9. V: El Coprocesador Matemático (FPU) almacena la información en un formato único, coma flotante y precisión extendida coinciden con ese formato, pero también puede trabajar con: Enteros y Decimal Empaquetado (BCD).
Tema 2
1. La fpu opera con tipo de dato entero
2. En un modelo no segmentado la decodificación del código de operación es previa al cálculo de la dirección efectiva del operando
3. En predicción de saltos una técnica se denomina tabla histórica de datos
4. Una memoria cache es más veloz que una memoria dram debido a su tecnología
5. En una estructura de bus la línea de control reloj se utiliza para sincronizar las operaciones 
6. Se denomina algoritmo de sustitución en una memoria cache a una política de escritura en memoria principal
7. La trampa es una excepción en al que no se sabe la localización exacta que la genero
8. Se debe considerar que la paginación por demanda admite la segmentación de una página razón por la cual la mmu cuenta con una unidad de paginación y una de segmentación
9. Nivel de privilegio de la E/S (IOPL) es una atributo del descriptor de segmento
Respuestas
1. V 
2. Falso. Todos los modelos son segmentados, pueden ser paginados o no. Si no dijese "modelo no segmentado" la decodificación del código de operación es previa al cálculo de la dirección del operando, por lo que sería Verdadero.
3. V "Tabla de historia de saltos".
4. V
5. Verdadero. Reloj (Clock): se utiliza para sincronizar las operaciones". Página 69 de Stallings. En Angulo no hay nada de esto. Menos mal que hay que leer de Angulo nada más.
6. F
7. F, es un aborto
8. F
9. F
24/02/2010
Tema 1
1. Se completa en primer lugar la línea de cache que contiene el byte requerido por el procesador y después se hace la transferencia al CPU
2. Método adoptado para actualizar cache asociativas
3. Conjunto de registros de la cpu utilizados para funciones como las de administración de memoria virtual, la conmutación de tareas , o la gestión de cache
4. Registros de 32 bits que actúa como indicadores o señales de control de determinadas funciones del sistema
5. Caso en que el operando se encuentra directamente incorporado en la instrucción
6. Dispositivo de memoria ultrarrápida que guarda la dirección lineal y la dirección física de las ultimas 32 páginas de código accedidas
7. La estructura de datos que contienen las referencias para acceso a memoria cuando se utiliza memoria segmentada
8. Dispositivo que recibe la o las peticiones de interrupción de los periféricos conectadosy determina la prioridad para activar el terminal INTR
9. Proceso para determinar a cuál de los controladores de bus que solicitan acceso se lo permite acceder al mismo
Respuestas
1. El dato pedido va en último lugar. Formas de actualizar la cache. LRU FIFO RANDOM. “Hay dos opciones para actualizar las líneas:
 o   El dato pedido va en primer lugar: se conoces con el nombre de lectura o carga directa. Consiste en leer primeramente el dato requerido por el procesador y a continuación de este leer el resto de los datos hasta completar la línea. Esto libera al procesador mientras se cargan las líneas
o   El dato pedido va en último lugar: el procesado debe esperar que se termine de cargar la línea para transferir la info a la CPU.
2. Algoritmo de sustitución
3. Modelo para programador de sistemas
4. Registro EFLAGS
5. Dirección inmediata
6. TLB
7. Tabla de descriptores de segmento
8. Controlador de interrupciones
9. Arbitraje de bus
Tema 2
1. Estructura de datos usada en ocasiones para guardar el contenido de los registros de CPU
2. Método para actualizar la memoria desde cache por cada vez q se escribe en ella
3. Conjunto de registros de CPU usados para contener la entidad base en una dirección segmentada
4. Registro de 32 bits que actúa como puntero de instrucción
5. Caso en que la referencia a memoria del operando se encuentra directamente en la instrucción
6. Direccionamiento directo
7. Cuál es la última dirección accesible en un segmento virtual determinada por el campo límite de su descriptor en hexa
8. Señal de solicitud de pedido de atención por parte de un dispositivo externo a la CPU 
9. Que es una doble falta
Respuestas
1. Pila o stack
2. Escritura inmediata
3. segmentada
4. Registros de segmento
5. EIP
6. Direccionamiento directo
7. límite de su descriptor en hexa - FFFFF
8. IRQ
9. Es una excepción o aborto que es una clase de excepción
01/12/2010
1. El BP mantiene el criterio lifo de la pila , lo usan las instrucciones push y pop
2. Un segment fault es una excepción detectada por la unidad de segmentación de la MMU
3. El bit de granularidad indica si en el segmento la información fue actualizada o no
4. Los registros de segmento son registros de uso del programador de aplicaciones
5. En una operación de punto flotante en una suma no es necesario asegurar q ambos operando tengan el mismo exponente
6. En una entrada salida el DMA se requiere en modulo en modulo adicional en el bus del sistema
7. Robo de ciclo significa que el controlador de memoria roba un ciclo de maquina al procesador para transferencia completa vía DMA
8. se denomina latencia a:
1 tiempo q tarad el sector en pasar debajo de la cabeza 
2 tiempos q tarad en poss en un cilindro el brazo del disco
3 tiempos q tarda en poss en una la cabeza en una pista
4 ninguna
9. En modo real o de 16 bits la base del segmento se obtiene de:
1 una tabla de vectores de interrupción
2 una tabla de verdad
3 una tabla de descriptores de segmento alojada en la TLB
4 ninguna
Respuestas
1. F , ES EL SP (mas Info en Excel)
2. V
3. F, ese es el A.. el bit de G indica si el segmento esta paginado
4. V CS DS SS ES FS GS
5. F Falta aclarar, que, para sumar dos operandos, se debe tener en cuenta el alineamiento del punto, esto es, que ambos exponentes sean iguales" 
6. V "El DMA requiere un módulo adicional en el bus del sistema"
7. F, el DMA roba un ciclo 
8. LA PRIMERA
9. NINGUNA
17/02/2010
1. Al recuperar el entorno de CPU se ha ejecutado la siguiente secuencia de instrucciones POP REG1 POP REG2 POP REG3 cuál ha sido la secuencia realizada para resguardar dicho entorno?
2. A q denominamos modelo de máquina para el programador de aplicaciones como está constituido?
3. Tipo de memorias de altas prestaciones caracterizadas porque entregan información con uno o ambos flancos de la señal de sincronismo
4. Denominación dada al hueco de representación entre dos valores reales representables en punto flotante y cuyo valor depende del formato y de la precisión
5. Conjunto de técnicas que permiten utilizar un conjunto de discos de menor capacidad en lugar de un único disco e incorporar mecanismos para la recuperación de información almacenada en caso de producirse errores o fallos
6. Denominaciones dadas los terminales que dispone el procesador para la recepción de peticiones de interrupciones hardware o externas indicando la función de cada uno de ellos
7. Es necesario resguardar el valor actual del de instrucción al ejecutar una instrucción de salto condicional porque?
8. Mecanismo que permite acelerar la ejecución del programa mediante la estrategia de dividir el ciclo de instrucciones en fases de duraciones predeterminadas
9. Tipo de correspondencia utilizada en un sistema de memoria cache donde cada bloque de memoria principal puede ubicarse en cualquiera de las líneas de un grupo pre asignado
10. Tipo de excepción que surge cuando el procesador detecta anomalías como el intento de transferencia de la ejecución a un segmento marcado como no ejecutable
Respuestas
1. Push reg3 
Push reg2
Push reg1
2. Registros de propósito general (EAX; ECX etc)
Registro de puntero de instrucción
Registro de señaladores eflags
Registro de segmento 
Registro de FPU 
3. D-RAM con sincronismo doble
4. Underflow
5. RAID
6. INTR (Interrupción mascarable) y NMI (interrupción no mascarable) 
7. No, porque no es necesario regresar al lugar donde se produjo el salto, eso sólo se hace en las llamadas a subrutinas (por ejemplo un CALL o cuando se va a manejar una interrupción)
8. Dividir el cause en etapas es Segmentación
9. Asociativa de n vías
10. Excepción por protección
01/12/2012
1. El BP mantiene el criterio LIFO de la pila lo usan las instrucciones push y pop.
2. Un segment fault es una excepción detectada por la unidad de segmentación de la MMU
3. El bit de granularidad indica si en el segmento la información fue actualizada 
4. Los registros de segmento son registros de uso del programador de aplicaciones
5. En una operación de punto flotante en una suma no es necesario asegurar que ambos operandos tengan el mismo exponente
6. En una E/S el dma se requiere en modulo adicional en el bus del sistema
7. Robo de ciclo significa que el controlador de memoria roba un ciclo de maquina al procesador para la transferencia completa via dma
8. Se denomina tiempo o periodo de latencia a:
Tiempo que tarda el sector en pasar debajo de la cabeza lecto grabadora
Tiempo que tarda en posicionarse en un cilindro el brazo del disco
Tiempo que tarda en posicionarse en una cabeza lectograbadora en una pista
Ninguna
9. En modo real o modo de 16 bits la base del segmento se obtiene de:
Una tabla de vectores de interrupción
Una tabla de verdad
Una tabla de descriptores de segmento alojada en la TLB
Ninguna
Respuestas
1. F. es el SP 
2. V
3. F indica si el segmento esta paginado. El bit que indica si la info fue actualizada es el A
4. V
5. falta aclarar que para sumar dos operandos se debe tener en cuenta el alineamiento del punto esto es que ambos exponentes sean iguales
6. V
7. Esta última técnica es la más común y se denomina robo de ciclo, puesto que, en efecto, el módulo DMA roba un ciclo de bus" si ciclo de máquina es lo mismo que ciclo de bus, es verdadera, pero creo que ciclo de máquina es ciclo de instrucción.* DMA por robo de ciclo: se basa en usar uno o más ciclos de CPU por cada instrucción que se ejecuta 
8. La correcta es la 1era.
9. Ninguna
16/03/2011
1. En un disco de cabeza móvil el tiempo de búsqueda medio:
a.   Es el tiempo necesario para desplazar el brazo del disco hacia la pista requerida
b.   Es el tiempo necesario para leer 512 bytes
c.   Es parte del cálculo del tiempo de acceso
d.   Ninguna
2. Como se calcula el número de bytes de disco de pistas de igual capacidad?
3. como se calcula la latencia rotacional?
4. como se calcula el tiempo de acceso?
5. como se denomina la señal que habilita la selección de una fila en una memoria dinámica?
6. cuantos mb hay en una matriz de memoria organizada como 1mb *8
7. si una cache utiliza un criterio de escritura inmediata cuandose debe actualizar un bloque de memoria ppal
8. en un descriptor de segmento el bit de granularidad indica si el segmento está dividido en PAGINAS
9. cuál es la relación entre frecuencia y tiempo?
Respuestas
1. A y C correctas
2. cualqi….
3. La latencia rotacional es el tiempo que tarda en dar 1 vuelta básicamente. Si pide la media lo dividís por dos. La fórmula por así decirlo es (60 x 1000) /rpm. Donde 1000 es para pasarlo a ms dado que el 60 lo deja en segundos al RPM.
4. TIEMPO DE BUSQUEDA (si existe)+ RETARDO ROTACIONAL + t.transf o t de lectura de aaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaaa1 sector
5. Existen 2 señales las cuales habilitan la selección de una fila o columna, las cuales son: RAS y CAS, respectivamente.
6. 1 mb porque es 8 bits que es 1byte.
7. Cada vez que la CPU modifica la cache.
8. V
9. Frecuencia es el número de ciclos completos que da 1 señal en 1 segundo. Mientras que el tiempo que tarda la señal en completar un ciclo se denomina periodo
1 hz = 1/s, la frecuencia se mide en hz y el tiempo en s
28/05/2008
1. Estructura de dato utilizada, en ocasiones, para resguardar el contenido de los registros de CPU 
2. Método que actualiza la memoria desde cache por cada vez que se escribe en ella.
3. Conjunto de registros de la CPU utilizados para contener la entidad “base” en una dirección segmentada
4. Registro de 32 bits que actúa como puntero de instrucción
5. Caso en que la referencia a memoria del operando se encuentra directamente en la instrucción 
6. memoria de poca capacidad que específicamente guarda la dirección lineal y la dirección física de las últimas 32 páginas de código accedidas dentro de un microprocesador
7. ¿Cuál es la última dirección accesible en un segmento virtual determinada por el campo límite de su descriptor? (en hexadecimal)
8. Señal de solicitud de pedido de atención por parte de un dispositivo externo a la CPU
9. ¿Qué es una doble falta?
Respuestas
1. Pila o Stack
2. Write through o escritura inmediata
3. Registros de segmento
4. Registro EIP
5. MODO DIRECTO
6. TLB 
7. FFFFF
8. IRQ
9. Pueden poner excepción o aborto, que es una clase de excepción
Página 2 | 25