5.4. EJEMPLOS DE BUSES INDUSTRIALES: VME, MULTIBUS II, NUBUS Y FUTUREBUS185 68020, 68030 y 68040. Las tarjetas normalizadas en Europa presentan dos tamaños: 2 Simple Europa: 100mm×160mm 2 Doble Europa: 233,68mm×160mm En ambas tarjetas el sistema de conexión se realiza por medio de conectores DIN (extensivamente utilizados en industria). La Norma define dos conectores denominados P1 y P2, ambos de 3x32 pines. La tarjeta Simple Europa (rack 3U: 5.25”) lleva el P1 y la Doble Europa (rack 6U: 10.5”) P1 y P2 según se muestra en la Figura 14. Simple Europa P1 160 100 Doble Europa P1 P2 160 233.68 FIGURA 14. VME: Tarjetas Simple y Doble Europa El conector P1 permite trabajar con la siguiente arquitectura: 2 Bus de Datos de 16 bits: D0-D15 2 Bus de Direcciones de 24 bits: A01-A23. A0 no aparece ya que se direccionan solo direcciones pares. 16 M de direccionamiento. 2 Arbitraje de Bus: 4 líneas (trabajo en modo DMA) BREQ (petición de bus), BUSY (bus ocupado por el maestro), BGIN/BOUT (entrada/salida de un módulo: daisy chain). 2 Interrupciones: 8 líneas; IRQ1-IRQ7 (petición) y IACK (reconocimiento). 2 Resto de señales de Control: AM0-AM5 (modificador de dirección), AS (Strobe de la dirección) y LWORD (dato de 32 bits). 2 Arbitraje: BR0-BR3 (petición de bus), BG0OUT-BG3OUT (concesión de bus a la siguiente tarjeta), BG0IN-BG3IN (bus concedido), BBSY (bus ocupado) y BCLR (petición de abandono de bus por otra petición prioritaria). 2 Alimentaciones. La extensión del conector P2 permite la siguiente ampliación: 186 5. BUSES 2 Bus de Datos: incorpora los 16 bits de datos restantes, obteniendo- se 32 bits de datos. D16-D31 2 Bus de Direcciones: incorpora los 8 bits de direcciones restantes, obteniendose 32 bits de direcciones; permitiendo un espacio de di- recciones de 4 G. A24-A31. 2 Resto de líneas de libre disposición. El Bus VME contiene otros tres buses auxiliares: VSB, VMS y VXS. 2 VSB (VME Subsystem Bus): Bus asíncrono de 32 bits con Da- tos/direcciones multiplexados. Las señales se dividen en dos gru- pos: Bus de Transferencia de Datos (DTB) y Bus de Arbitraje. VME admite varios subbuses VSB. Se orienta, principalmente, a la ampliación de memoria local, canales de E/S y canales DMA. 2 VMS: Bus serie síncrono con velocidades entre 2-9 Mb/s con técni- ca de paso de testigo (token passing). Orientado a la comunicación entre placas. 2 VXS: Bus serie de interconexión a la red de la empresa. Inicial- mente bajo protocolo Ethernet aunque se estudian otras tecnolo- gías, p.ej., Infiniband. La velocidad es del orden de GB/s. La Figura 15 muestra los tiempos teóricos de una Lectura o Escritura sobre el Bus VME. Las barras delante de la señal, significan señal activa por nivel bajo. CPU 1 RAM ROM E/S 1 Bus VME CONTRO- LADOR DEL SISTEMA T1 T2 T3 Φ ADDRESS DATA /MREQ /RD /WAIT /BLOCK T4 T5 T6 T7 Dirección de Memoria a Leer Cuenta Datos Datos Datos Datos /AS /DS0 A01-A31 /DS1 DATA Dirección Válida /DTACK Dato Válido 15 ns 70 ns 40 ns (min.) 35 ns (min.) 40 ns 15 ns FIGURA 15. VME: Operación de Lectura o Escritura Debido a la necesidad surgida por la comprobación de instrumentación de manera automatizada, en 1987 se introduce el bus VXI-1 (VME eXtensions for Instrumentation System Especification) revisión 1. La revisión 3 del 5.4. EJEMPLOS DE BUSES INDUSTRIALES: VME, MULTIBUS II, NUBUS Y FUTUREBUS187 protocolo, orientada a VME64 64-bit de transferencias, es normalizado co- mo IEEE Std. 1155-1992. Protocolo de amplio uso en sectores como: Te- lecomunicaciones, Militar, Aeroespacial y aplicaciones de adquisición de datos. VME64 presenta una tasa de transferencia máxima de 80 MB/s y el VME64x de 160 MB/s. 5.4.2. MULTIBUS II. Previo a este bus, surge el Multibus I en torno a 1977, diseñado por Intel y orientado a 8/16 bits; básicamente es un Bus multiproceso, paralelo asíncrono con 24 líneas de Dirección, 16 de Datos, 12 de Control, 9 de Interrupciones y 6 de intercambio de Bus (control de Bus) y un ancho de banda de 10 MB/s. Intel junto a otras 18 empresas comienza un proceso de normalización de éste bus. Es en 1985 cuando se observa la madurez del mercado de tarjetas orientadas a Multibus II; su normalización comienza bajo el código IEEE P1296. Multibus II se trata de un Bus de Buses: PSB, LBX, SSB, SBX y Multi- channel; siendo el Bus PSB el principal. 2 PSB (Parallel System Bus): Protocolo síncrono, Direcciones y Da- tos multiplexados, soportando una transferencia de 40 MB/s. 2 LBX II(Local Execution Bus): Bus paralelo síncrono con transfe- rencias hasta 48 MB/s. Su función principal es ampliar la memoria local, además, puede trabajar de forma similar al PSB, desconges- tionando a éste. El Bus de Datos puede trabajar con 8, 16, 24 o 32 bits y el Bus de Direcciones contiene 26 bits. Permite conectar hasta 6 tarjetas no separadas más de 5” (12,7 cm). 2 SSB (Serial System Bus): Bus de bajo coste permitiendo la cone- xión de 32 dispositivos máximo. La conexión se realiza por medio de dos líneas de datos en colector abierto. El acceso es aleatorio con detección de colisión CSMA/CD (Carrier Sense Multiple Ac- cess with Collision Detection) como el protocolo Ethernet. 2 SBX (I/O Expansion Bus): Compatible con Multibus I y, por lo tanto, con los productos desarrollados para Multibus I. Bus paralelo que conecta pequeñas tarjetas de expansión al bus PSB. 2 Multichannel: Compatible con Multibus I y, por lo tanto, con los productos desarrollados para Multibus I. Bus paralelo asíncrono que conecta Memoria y E/S. Su velocidad máxima de transferencia es de 8 MB/s. Las transferencias en el bus pueden ser de tres maneras: simple, secuen- cial y difundida (broadcast). Una transferencia simple consta de un ciclo 188 5. BUSES y se efectuá entre dos módulos. En la transferencia secuencial están in- volucrados dos o más datos y en la transferencia por difusión el módulo peticionario direcciona a varios módulos al mismo tiempo y la operación es exclusivamente de escritura. Centrándonos en el Bus PSB, las principales señales son las siguientes: 2 Direcciones y Datos: 32 (AD0-AD31) multiplexadas. Se añaden 4 señales (PAR0-PAR3) destinadas al control de la paridad de cada byte (PAR0: AD0-AD7, .., PAR3: AD24-AD31). 2 Arbitraje: ARB0-ARB5 (arbitran 3 fases diferenciadas), BREQ (bus Request) 2 Control de transferencias: SC0-SC9 con diferentes funcionalida- des; SC8-SC9 controlan la paridad de SC4-SC7 y SC0-SC3 res- pectivamente. 2 Excepción: BUSERR (por error de paridad) y TIMEOUT (genera- da por retardo excesivo en un dispositivo). La Figura 16 muestra una operación de Lectura en una transferencia simple. 5.4. EJEMPLOS DE BUSES INDUSTRIALES: VME, MULTIBUS II, NUBUS Y FUTUREBUS189 SC0 SC1 16 bits A01-A31 Dirección Datos Fase petición SC2 SC3 SC4 SC5 SC6 SC7 SC8 SC9 16 bits E/S Lectura Paridad EOC Sin error Sin error paridad Sin error Fase respuesta E/S Contestador preparado Ciclo de Lectura con un Estado de Espera T2 T3 T1 T M TML TRL TMH TRH TDH TAD TDS Φ ADDRESS DATA /MREQ /RD /WAIT Peticionario preparado FIGURA 16. Multibus II (PSB): Operación de Lectura en transferencia simple 5.4.3. NuBus. Es en 1981 cuando, en el MIT (Massachussetts Institut of Technology), se presenta el NuBus, licenciándose a Western Digital (AT&T). En 1982 Western Digital lo traspasa a Texas Instrument. Incorporado por Apple en el Macintosh II. National Instrument desarrolla