Combinacionales2 estandares

Vista previa del material en texto

U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
2
CIRCUITOS LÓGICOS
Concepto
Los circuitos lógicos, también conocidos como logigramas, 
constituyen otra forma equivalente de representación de una 
función lógica.
Se puede considerar como la representación gráfica de los 
operadores lógicos (compuertas), que relacionan a las variables 
lógicas que se representan a través de las líneas de interconexión.
Circuito 
representativo
de
F
A
B
C C
A+B
(A+B) o C+
V
ar
. d
e 
en
tr
ad
a
(i
nd
ep
en
di
en
te
s)
 F(A,B,C)
 =
(A +B) (C)
Var. de salida
(dependiente)Operadores
flujo de datos
(unidireccional)
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
3
COMBINACIONALES ESTÁNDARES
Concepto
Son 
estructuras 
combina-
cionales 
de uso 
frecuente y 
muy 
difundido, 
por lo que 
existen 
disponibles 
comer-
cialmente 
como 
circuitos 
integrados 
listos para 
ser 
utilizados. 
Semisumador
Sumadores Sumador total
Sumador BCD
Aritméticos Restadores
Sumador / restador por complemento
Unidad Aritmético-lógica
Otras operaciones
Multiplexores
De transferencia Demultiplexores
C
 


 






omparadores
Sin prioridad
Codificadores Con prioridad a mayor
Con prioridad a menor
No excitadores
7 segmentos
De codificación Decodificadores
Excitadores 14 segmentos
Matríz de puntos
Conve













 

 
rsores de código






















 
 
 
 
 
 
 
 







 
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
4
COMBINACIONALES ESTÁNDARES - ARITMÉTICOS
S = A  B
C = A . B
-1S = A B C 
C0 = A.B + B.C-1 + A.C-1 
Semisumador
suma la primera columna
Sumador total
suma la 2º columna en adelante
Sumadores Floyd, pg. 328Mano, pg. 119
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
5
COMBINACIONALES ESTÁNDARES - ARITMÉTICOS
Sumador de 2 bits
C1
C0
S0
C0
X0Y0X1Y1
S1
SUMADOR
TOTAL
SEMI-
SUMADOR
Sumador de
n bits
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
6
COMBINACIONALES ESTÁNDARES - ARITMÉTICOS
Sumador BCD
Resultado en un dígito 
Mano, pg. 129
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
7
COMBINACIONALES ESTÁNDARES - ARITMÉTICOS
Sumador/restador por complemento
Suma  N1 + N2
Resta  N1 + (– N2)
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
8
COMBINACIONALES ESTÁNDARES - ARITMÉTICOS
Unidad 
aritmético-lógica
A
B
ST
C-1
A
B
S
C0
T
T
T
T
T
DCDX
C-1
C0
Z
S 0S 1
DECODIFICADOR
ENTRADAS
ENTRADA DE
ARRASTRE
SALIDA
SALIDA DE
ARRASTRE
1
2
3
4
ALU 8 bits
ALU 1 bit
código tri-state que se activa
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
9
COMBINACIONALES ESTÁNDARES - TRANSFERENCIA
Multiplexor (MPX)
n entradas x 1 canal
Un multiplexor puede definirse como un circuito lógico 
combinacional de varias entradas y una salida de tal forma 
que es posible transferir una de las entradas a la salida 
mediante una codificación adecuada.
4 entradas x 3 canales
analogía 
eléctrica
Floyd, pg. 367 - Mano, pg. 141
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
10
COMBINACIONALES ESTÁNDARES - TRANSFERENCIA
Ejemplo: Multiplexor de 2x1
MPX
2 x 1
E1
E2
S
Z Z = E1 .+ E2 . S 
Multiplexor (MPX)
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
11
COMBINACIONALES ESTÁNDARES - TRANSFERENCIA
Ejemplo: Multiplexor de 3x2
MPX
3 x 2
A1
A2
Z1
Z2
Canal A
Canal C
Canal B
B1
B2
C1
C2
S1 S2
Multiplexor (MPX)
Z = S1.S2.A + S1.S2.B + 
 + S1.S2.C + S1.S2.D
Z = S1.S2.A + S1.S2.B + 
 + S1.S2.C
SE DUPLICA
AQUÍ PARA 
AUMENTAR LOS 
BITS/CANAL
Conviene siempre iniciar 
con un diseño MPX 2N x 1, 
adecuar y multiplicar la 
estructura hasta conseguir 
los bits/canal requeridos.

MPX 3X1
MPX 4X1
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
12
COMBINACIONALES ESTÁNDARES - TRANSFERENCIA
Combinar o asociar multiplexores permite crear estructuras más 
complejas, utilizando bloques menores, con las que se puede 
multiplexar datos para (relativamente) cualquier número de canales 
y de bits por canal.
Los criterios a seguir son simples:
> Al aumentar la cantidad de canales, generalmente debe aumentar 
la cantidad de líneas de selección, tal que
Nº canales ≤ 2Nº líneas selección
significa: una palabra de código de selección para cada canal.
> Al aumentar la cantidad de bits por canal, no aumentan las líneas 
de selección. La nueva estructura debe conectar sus líneas de 
selección 'en bus' con las ya existentes.
> Para el diseño de estructuras de NxM (N=canales; M=bits), es 
buena prácticas iniciar con un bloque de Nx1 y asociar este 
formato, hasta alcanzar los M bits por canal.
> Multiplexores de NxM se pueden reducir en cantidad de canales, 
omitiendo los que no se necesitan. Idem para los bits/canal.
Multiplexor (MPX) - Asociación
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
13
COMBINACIONALES ESTÁNDARES - TRANSFERENCIA
Multiplexor (MPX) - Asociación
Ejemplo: Reducción de multiplexores
Reducción de canales
Reducción de bits/canal
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
14
COMBINACIONALES ESTÁNDARES - TRANSFERENCIA
Multiplexor (MPX) - Asociación
Ejemplo: Aumentar la cantidad de canales
Para aumentar una línea de 
selección se agrega una nueva 
instancia de decisión (MPX 2x1) 
que seleccione las salidas del 
primer grupo.
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
15
COMBINACIONALES ESTÁNDARES - TRANSFERENCIA
Multiplexor (MPX) - Asociación
Ejemplo: Aumentar la cantidad de 
bits por canal.
Al aumentar la 
cantidad de 
bits por canal, 
no se modifica 
la cantidad de 
líneas de 
selección. La 
estrategia es 
conectar en 
bus, unidades 
con la misma 
cantidad de 
canales.
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
16
COMBINACIONALES ESTÁNDARES - TRANSFERENCIA
analogía eléctrica
Es un circuito combinacional de una entrada y varias 
salidas, que pueden transferir la entrada a una de las 
salidas, mediante una codificación adecuada. 
N salidas x 1 bit
(por canal)
ENTRADA SALIDAS
N x 1
Demultiplexor (DMPX) Floyd, pg. 377
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
17
COMBINACIONALES ESTÁNDARES - TRANSFERENCIA
Ejemplo: Demultiplexor de 4x1 – Código binario natural
La síntesis directa es simple. Tantas 
AND como salidas. A cada AND ingresa 
la entrada E y las líneas de selección 
codificadas.
Demultiplexor (DMPX)
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
18
COMBINACIONALES ESTÁNDARES - TRANSFERENCIA
Comparador (CPX)
Circuito combinacional de 2 x n entradas y una salida, tal 
que produce 1 cuando las dos palabras binarias de n bits 
son iguales.
A1
An
B1
Bn
Z
Comparador
n bitsBloque genérico
La estructura se puede ampliar para comparar más de dos 
palabras. La comparación también puede ser a mayor o a 
menor.
Floyd, pg. 344
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
19
COMBINACIONALES ESTÁNDARES - TRANSFERENCIA
Comparador (CPX) Ejemplo: Comparador 
de 4 bits.
A1
A4
A3
A2
B4
B3
B2
B1
A=B
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
20
COMBINACIONALES ESTÁNDARES - TRANSFERENCIA
Comparador (CPX)
Circuito implementado sobre Simulink de Matlab.
Comparador 4 bits
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
21
COMBINACIONALES ESTÁNDARES - CODIFICACIÓN
Codificador (CDX)
Son circuitos combinacionales de m entradas y n salidas, 
que al recibir por las entradas un dato no codificado (ej. 
código posicional), produce a la salida el equivalente 
binario codificado.
CDX
E1 E2 Em
Z1 Z2 Zn
Bloque
genérico
Sin prioridad
Codificadores Con prioridad a 
Con prioridad a menor
mayor





Código posicional decimal (1 de 10)
Código posicional octal (1 de 8)
Floyd, pg. 359 - Mano, pg. 139
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
22
COMBINACIONALES ESTÁNDARES - CODIFICACIÓN
Codificador (CDX)
D
ia
gr
am
a 
de
 b
lo
qu
e
Nótese que en este caso la implementación de 
variables como la asignación de estados es directa.
Ejemplo: Codificador sin prioridad de cuaternario (4,1)ss
 a binario natural (2,4)SS
Tabla de verdad 
reducida
C
ircuito
E3 E2 E1 E0
Z1 Z0
CDX
410 a 22
U3.2 – CIRCUITOS LÓGICOSCOMBINACIONALES
23
COMBINACIONALES ESTÁNDARES - CODIFICACIÓN
Prioridad a mayor
Ejemplo: Codificador de cuaternario (4,1)SS
a binario natural (2,4)SS, con prioridad.
Tablas de verdad reducidas
X = representa 0 y 1
Prioridad a menor
Codificador (CDX)
(4,1)ss
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
24
COMBINACIONALES ESTÁNDARES - CODIFICACIÓN
Prioridad a menor
Ejemplo: Codificador de cuaternario (4,1)ss a binario 
natural (2,4)SS con prioridad
Codificador (CDX)
1 0 1 3 0 1 2Z = E .E .E + E .E .E 0 0 2 3 0 1Z = E .E .E + E .E
(4,1)ss
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
25
COMBINACIONALES ESTÁNDARES - CODIFICACIÓN
prioridad a menor
codifica 14
Ejemplo: Codificador de cuaternario (4,1)ss
a binario natural (2,4)SS con prioridad
Simulación 
en Matlab
Codificador (CDX)
prioridad a menor
codifica 04
prioridad a menor
codifica 34
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
26
COMBINACIONALES ESTÁNDARES - CODIFICACIÓN
Ejemplo: Codificador de cuaternario (4,1)ss a binario natural 
(2,4)SS con prioridad
Prioridad a mayor
Codificador (CDX)
1 2 3Z = E + E 0 0 1 2 3Z = E .E .E + E
(4,1)ss
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
27
COMBINACIONALES ESTÁNDARES - CODIFICACIÓN
prioridad a mayor
codifica 24
Ejemplo: Codificador de cuaternario (4,1)SS
a binario natural (2,4)SS con prioridad
Simulación 
en Matlab
Codificador (CDX)
prioridad a mayor
codifica 24
prioridad a mayor
codifica 34
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
28
COMBINACIONALES ESTÁNDARES - CODIFICACIÓN
Decodificador (DCDX)
Son circuitos combinacionales de N líneas de entradas y m líneas 
de salida, que al recibir una secuencia binaria en un código 
preestablecido, produce a la salida un valor equivalente sin 
codificar (código posicional).
Genérico
No excitadores
Mano, pg. 134
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
29
COMBINACIONALES ESTÁNDARES - CODIFICACIÓN
Decodificador (DCDX)
Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z7 Z8 Z9
A DCB
D C D X
BCD - DECIMAL
E N T R A D A S B C D
S A L I D A S D E C I M A L
Z0 Z9Z8Z7Z6Z5Z4Z3Z2Z1
A DCB
ENTRADAS BCD
SALIDAS DECIMAL
Ejemplo: Decodificador
BCD natural a decimal
no excitador.
Nótese que en este caso 
el diseño directo es 
simple: una compuerta 
AND por salida de codigo 
y cada una recibe a la 
entrada las líneas de 
datos codificadas con 
negadores.
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
30
COMBINACIONALES ESTÁNDARES - CODIFICACIÓN
Decodificador (DCDX) excitador
Los decodificadores identificados como excitadores, en vez 
de dar salida en un código posicional, se diseñan para 
generar un código especial que sea capaz de activar algún 
dispositivo visualizador, interpretable por un usuario.
14
 
se
gm
en
to
s
16 segm
entos
alfanum
érico
m
atriz de 
puntos
alfanum
érico
Los dispositivos visualizadores (displays) más comunes se 
muestran abajo, siendo el de 7 segmentos el más usual.
7
se
gm
en
to
s
tu
bo
 n
ix
ie
Son segmentos independientes de 
diodos led, que se disponen como en la 
figura. Cada segmento/diodo, al recibir 
un '1' lógico se enciende.
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
31
COMBINACIONALES ESTÁNDARES - CODIFICACIÓN
Decodificador (DCDX)
Ejemplo: Decodificador excitador de BCD a 7 segmentos
Cada segmento del display se identifica con una letra (de a hasta g). 
La estrategia para construir la TV es marcar con '1' aquellos 
segmentos que deban formar el dígito.
E
nt
ra
da
 B
C
D
S
al
id
a 
7 
se
g.
Un procedimiento similar se 
puede seguir para configurar el 
código de salida en los otros 
displays, sólo tener en cuenta la 
cantidad de segmentos y el diseño 
de los caracteres.
Floyd, pg. 356
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
32
COMBINACIONALES ESTÁNDARES - CODIFICACIÓN
Decodificador (DCDX)
Ejemplo: Decodificador excitador de BCD a 7 segmentos
(continuación)
En este caso, se han utilizado las 
combinaciones mayores a 910, 
como salidas indefinidas, 
aprovechables por Karnaugh.
a = A + C + B.D + B.D 
b = A + B + C.D + C.D
c = B + C + D
d = A + D + A.B.C
e = B.D + C.D
f = A + B.C + B.D + C.D
g = A + B.C + B.D + B.C
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
33
COMBINACIONALES ESTÁNDARES - CODIFICACIÓN
Conversores de código
El conversor de código puede verse como la asociación 
de un decodificador y un codificador.
El diseño se realiza directamente desde el código 1 
(como entrada) al código 2 (como salida). 
Floyd, pg. 364
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
34
COMBINACIONALES ESTÁNDARES - CODIFICACIÓN
Conversor de código
Ejemplo: Conversor 
de código de BCD 
2 de 5 a BCD 2 de 7.
Mano, pg. 116
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
35
COMBINACIONALES ESTÁNDARES - CODIFICACIÓN
Conversor de código
Ejemplo: Conversor de código de binario natural a Gray y 
viceversa.
Floyd, pg. 366
Este modelo se puede realizar mediante el procedimiento estándar 
con la tabla de verdad. Aunque es más sencillo (y es equivalente) 
utilizar el algoritmo de conversión, como se muestra. 
Salida Gray
Entrada binaria Entrada Gray
Salida binaria
U3.2 – CIRCUITOS LÓGICOS COMBINACIONALES
36
COMBINACIONALES ESTÁNDARES - CODIFICACIÓN
Conversor de código
Ejemplo: Conversor de código de binario natural 
a Gray y viceversa (continuación)
Floyd, pg. 366
Simulación
en Matlab