Practica09_RogelioManríquezCobián - Rogelio Manríquez Cobián (12)

Vista previa del material en texto

©2022 IEEE 
Circuitos Integrados Lineales: Práctica No. 9 
El comparador de voltaje (Configuraciones con histéresis) 
Universidad de Guanajuato-Campus Salamanca 
Rogelio Manríquez Cobián 
Ingeniería en Sistemas Computacionales 
Universidad de Guanajuato - DICIS 
Salamanca, Guanajuato 
r.manriquezcobian@ugto.mx 
 
Abstract—En este documento se encontrará el tema 
desarrollado para comprender un comparador de voltaje 
utilizando distintas configuraciones con histéresis aplicando 
fundamentos y ejemplos. 
Keywords—comparador, histéresis, voltaje no inversor, voltaje 
inversor, voltaje configurable 
I. INTRODUCCIÓN 
Un comparador de voltaje es un dispositivo que proporciona una 
señal binaria de salida en función del resultado de la 
comparación de la señal de voltaje de entrada contra un voltaje 
de referencia. Frecuentemente, los comparadores de voltaje son 
utilizados para la realización eficiente de detectores de niveles 
de voltaje con histéresis, comparadores de ventana y osciladores 
RC. 
En esta práctica, se analizará e instrumentarán tres 
configuraciones de detectores de nivel de voltaje: El primero de 
ellos corresponde a un Detector de voltaje no inversor con 
histéresis, el cual proporciona una señal de salida en bajo 
mientras que la señal de entrada sea menor al nivel de voltaje de 
disparo superior (𝑉𝑖𝑛 < 𝑉𝐻𝑇), conmutando a un nivel de salida 
en alto cuando el voltaje de entrada sea superior a 𝑉𝐻𝑇 ; y 
regresará a un nivel de salida en bajo hasta que la señal de 
entrada sea menor al nivel de voltaje de disparo inferior 𝑉𝐿𝑇. 
La segunda estructura, es un Detector de voltaje inversor con 
histéresis, el cual proporciona una señal de salida en alto 
mientras que la señal de entrada sea inferior al nivel de voltaje 
de disparo superior (𝑉𝑖𝑛 < 𝑉𝐻𝑇 ), conmutando su salida a un 
nivel en bajo una vez que la señal de entrada es superior a 𝑉𝐻𝑇, 
regresando su salida a un nivel en alto una ve que la señal de 
entrada sea menor que el nivel de voltaje de disparo inferior 𝑉𝐿𝑇. 
En ambos casos las configuraciones a utilizar permiten diseñar 
un detector de nivel de voltaje configurable para fijar el voltaje 
central 𝑉𝐶 y el voltaje de histéresis 𝑉𝐻 , en función de dos 
parámetros a calcular ( 𝑉𝑅𝐸𝐹 y n). En la última parte de la 
práctica, se analizará e instrumentará un Detector de nivel de 
voltaje configurable en lo niveles de voltaje de histéresis y 
voltaje central en función de los parámetros n y m. 
En los tres casos, el detector de nivel de voltaje toma como 
parámetro de diseño el voltaje de histéresis (𝑉𝐻 ) y el voltaje 
central (𝑉𝐶), definidos por las ecuaciones: 
𝑉𝐻 = 𝑉𝐻𝑇 − 𝑉𝐿𝑇 (1) 
𝑉𝐶 =
𝑉𝐻𝑇 + 𝑉𝐿𝑇
2
 (2) 
Para la elaboración de esta práctica se utilizará un comparador 
con una configuración de salida a colector abierto, esta 
característica implica el uso de una resistencia de polarización a 
𝑉𝐶𝐶 (pull-up). En la mayoría de los comparadores de baja 
potencia (LM311 o LM339), la corriente máxima que circula a 
través del transistor de salida del comparador no deberá superar 
los 15mA. En nuestro caso, limitaremos la corriente que circula 
a través del transistor de salida a 5mA, lo que conduce a utilizar 
una resistencia 𝑅𝑝𝑢𝑙𝑙−𝑢𝑝 = (𝑉𝐶𝐶 − 𝑉𝐸𝐸)/5𝑚𝐴 ≅ 4,7𝑘Ω. 
II. FUNDAMENTO 
A. Parte I: Dectetor de nivel de voltaje no inversor con 
histéresis: 
La configuración que se utilizará se muestra en la Figura 1. En 
esta estructura, el voltaje de histéresis (𝑉𝐻𝑇) y el voltaje central 
(𝑉𝐶𝐶 ), son los parámetros de diseño que deberán dar lugar a 
determinar el voltaje de referencia (𝑉𝑅𝐸𝐹) y el factor de escala 
de resistencia (n), observar la Figura 2. Para encontrar la 
respuesta del detector, formulemos la ecuación de nodo en la 
terminal no inversora del comparador de voltaje, esta ecuación 
quedaría de la siguiente forma: 
𝑉+ = [
1
𝑅
+
1
𝑛𝑅
] = 𝑉𝑖𝑛 [
1
𝑅
] + 𝑉𝑜𝑢𝑡 [
1
𝑛𝑅
] (3) 
Donde el voltaje de salida (𝑉𝑜𝑢𝑡) solo tiene dos niveles de voltaje 
posibles, expresados como 𝑉𝑜𝑢𝑡 = {𝑉𝑠𝑎𝑙
− , 𝑉𝑠𝑎𝑙
+ }. 
El nivel de voltaje de disparo superior ( 𝑉𝐻𝑇 ) es obtenido 
resolviendo la Ec. (3) cuando 𝑉+ = 𝑉𝑅𝐸𝐹 , 𝑉𝑖𝑛 = 𝑉𝐻𝑇 y 𝑉𝑜𝑢𝑡 =
𝑉𝑠𝑎𝑙
− , eliminando el término R: 
𝑉𝑅𝐸𝐹 [1 +
1
𝑛
] = 𝑉𝐻𝑇 + 𝑉𝑠𝑎𝑙
− [
1
𝑛
] (4) 
𝑉𝐻𝑇 = 𝑉𝑅𝐸𝐹 [
𝑛 + 1
𝑛
] − 𝑉𝑠𝑎𝑙
− [
1
𝑛
] (5) 
Figura 1: Detector de nivel de voltaje no inversor con 
histéresis. 
 
El nivel de voltaje de disparo inferior ( 𝑉𝐿𝑇 ) es obtenido 
resolviendo la Ec. (3) cuando 𝑉+ = 𝑉𝑅𝐸𝐹 , 𝑉𝑖𝑛 = 𝑉𝐿𝑇 y 𝑉𝑜𝑢𝑡 =
𝑉𝑠𝑎𝑙
+ , eliminando el término R: 
𝑉𝑅𝐸𝐹 [1 +
1
𝑛
] = 𝑉𝐿𝑇 + 𝑉𝑠𝑎𝑙
+ [
1
𝑛
] (6) 
𝑉𝐿𝑇 = 𝑉𝑅𝐸𝐹 [
𝑛 + 1
𝑛
] − 𝑉𝑠𝑎𝑙
+ [
1
𝑛
] (7) 
Sustituyendo las Ecuaciones (5) y (7) en (1) y (2) y resolviendo 
para n y 𝑉𝑅𝐸𝐹 , tenemos: 
𝑛 =
𝑉𝑠𝑎𝑙
+ − 𝑉𝑠𝑎𝑙
−
𝑉𝐻
 (8) 
𝑉𝑅𝐸𝐹 = 𝑉𝐶 (
𝑛
𝑛 + 1
) +
𝑉𝑠𝑎𝑙
+ − 𝑉𝑠𝑎𝑙
−
𝑛 + 1
 (9) 
De esta forma, conociendo los voltajes de saturación positiva y 
negativa del comparador de voltaje (𝑉𝑠𝑎𝑙
+ 𝑦 𝑉𝑠𝑎𝑙
− ) y los voltajes 
deseados de histéresis (𝑉𝐻) y voltaje de referencia (𝑉𝑅𝐸𝐹) y el 
factor n necesarios para obtener el detector de nivel de voltaje 
no inversor deseado. 
Figura 2: Respuesta del comparador de nivel de voltaje no 
inversor con histéresis. 
B. Parte II: Detector de nivel de voltaje inversor con 
histéresis: 
La configuración del detector de nivel de voltaje inversor de la 
Figura 3 presenta una respuesta a la señal de entrada como lo 
muestra la Figura 4. En esta configuración, la señal de entrada 
es aplicada a la terminal inversora del comparador, el cual 
conmuta su estado de acuerdo con la diferencia de potencial 
existente entre las terminales inversora (𝑉− ) y no inversora 
( 𝑉+ ) del comparador de voltaje. En análisis de su 
comportamiento se determina obteniendo la ecuación de nodo 
en la terminal no inversora del comparador de voltaje, esta 
ecuación quedaría de la siguiente forma: 
 
𝑉+ = [
1
𝑅
+
1
𝑛𝑅
] = 𝑉𝑜𝑢𝑡 [
1
𝑛𝑅
] + 𝑉𝑅𝐸𝐹 [
1
𝑅
] (10) 
 
Donde la salida del comparador de voltaje (𝑉𝑜𝑢𝑡) solo tiene dos 
niveles de voltaje de salida posibles, expresados como 𝑉𝑜𝑢𝑡 =
{𝑉𝑠𝑎𝑙
+ , 𝑉𝑠𝑎𝑙
− }. 
 
El nivel de voltaje de disparo superior ( 𝑉𝐻𝑇 ) se obtiene 
resolviendo la Ec. (10) cuando 𝑉𝑜𝑢𝑡 = 𝑉𝑠𝑎𝑙
+ y 𝑉+ = 𝑉𝐻𝑇 , 
eliminando el término de R de ambos lados de la expresión, 
obtenemos: 
𝑉𝐻𝑇 [1 +
1
𝑛
] = 𝑉𝑠𝑎𝑙
+ [
1
𝑛
] + 𝑉𝑅𝐸𝐹 (11) 
 
𝑉𝐻𝑇 = [
𝑉𝑠𝑎𝑙
+
𝑛 + 1
] + [
𝑛𝑉𝑅𝐸𝐹
𝑛 + 1
] (12) 
 
Figura 3: Detector de nivel de voltaje inversor con histéresis. 
 
El nivel de voltaje de disparo inferior ( 𝑉𝐿𝑇 ) es obtenido 
resolviendo la Ec. 10 cuando 𝑉+ = 𝑉𝐿𝑇 y 𝑉𝑜𝑢𝑡 = 𝑉𝑠𝑎𝑙
− , 
eliminando nuevamente el término R, tenemos: 
 
𝑉𝐿𝑇 [1 +
1
𝑛
] = 𝑉𝑠𝑎𝑙
− [
1
𝑛
] + 𝑉𝑅𝐸𝐹 (13) 
 
𝑉𝐿𝑇 = [
𝑉𝑠𝑎𝑙
−
𝑛 + 1
] + [
𝑛𝑉𝑅𝐸𝐹
𝑛 + 1
] (14) 
 
Sustituyendo las Ecuaciones (12) y (14) en (1) y (2) y 
resolviendo para n y 𝑉𝑅𝐸𝐹 , tenemos: 
 
𝑛 =
𝑉𝑠𝑎𝑙
+ − 𝑉𝑠𝑎𝑙
−
𝑉𝐻
− 1 (15) 
 
𝑉𝑅𝐸𝐹 = 𝑉𝐶 (
𝑛 + 1
𝑛
) −
𝑉𝑠𝑎𝑙
+ − 𝑉𝑠𝑎𝑙
−
2𝑛
 (16) 
 
De igual manera, conociendo los voltajes de saturación positiva 
y negativa del comparador de voltaje (𝑉𝑠𝑎𝑙
+ 𝑦 𝑉𝑠𝑎𝑙
− ) y los voltajes 
deseados de histéresis (𝑉𝐻) y voltaje central (𝑉𝐶), pueden ser 
calculados el voltaje de referencia (𝑉𝑅𝐸𝐹) y el factor n necesarios 
para obtener el detector de nivel de voltaje inversor deseado. 
 
Figura 4: Respuesta del comparador de nivel de voltaje 
inversor con histéresis. 
 
C. Parte III: Detector de nivel de voltaje configurable en los 
niveles de voltaje de histéresis y voltaje central: 
La tercera configuración por analizar corresponde a un detector 
de nivel de voltaje no inversorcon configuración de los niveles 
de voltaje de disparo superior e inferior a través de los factores 
n y m. La estructura y su respuesta a la señal de entrada son 
mostrados en la Figura 5 y 6 respectivamente. 
 
Para determinar su comportamiento, se establece la ecuación de 
nodo para el voltaje presente en la terminal no inversora (𝑉+) 
del comparador de voltaje, la cual queda expresada de la 
siguiente forma: 
 
𝑉+ = [
1
𝑅
+
1
𝑛𝑅
+
1
𝑚𝑅
] = 𝑉𝑜𝑢𝑡 [
1
𝑛𝑅
] + 𝑉𝑅𝐸𝐹 [
1
𝑚𝑅
] + 𝑉𝑖𝑛 [
1
𝑅
] (17) 
 
La ecuación puede ser considerablemente simplificada tomando 
𝑉+ = 0, aplicando el modelo ideal del comparador ya que la 
terminal inversora del dispositivo se encuentra conectada a tierra 
(GND), de esta forma, la ecuación queda como sigue: 
 
𝑉𝑜𝑢𝑡 [
1
𝑛𝑅
] + 𝑉𝑅𝐸𝐹 [
1
𝑚𝑅
] + 𝑉𝑖𝑛 [
1
𝑅
] = 0 (18) 
Figura 5: Comparador con ajustes independientes para la 
histéresis y el voltaje de referencia. 
 
El nivel de voltaje superior (𝑉𝐻𝑇) se obtiene sustituyendo 
𝑉𝑖𝑛 = 𝑉𝐻𝑇 y 𝑉𝑜𝑢𝑡 = 𝑉𝑠𝑎𝑙
− en la Ec. (18), se elimina el término R 
y se resuelve para 𝑉𝐻𝑇, obteniendo: 
 
𝑉𝐻𝑇 = −
𝑉𝑠𝑎𝑙
−
𝑛
−
𝑉𝑅𝐸𝐹
𝑚
 (19) 
 
El nivel de voltaje de disparo inferior (𝑉𝐿𝑇) se obtiene de forma 
similar, sustituyendo 𝑉𝑖𝑛 = 𝑉𝐿𝑇 y 𝑉𝑜𝑢𝑡 = 𝑉𝑠𝑎𝑙
− en la Ec. (18), se 
elimina el término R y se resuelve para 𝑉𝐿𝑇, obteniendo: 
 
𝑉𝐿𝑇 = −
𝑉𝑠𝑎𝑙
+
𝑛
−
𝑉𝑅𝐸𝐹
𝑚
 (20) 
 
Sustituyendo las Ecuaciones (19) y (20) en (1) y (2) y 
resolviendo para n y m, tenemos: 
 
𝑛 =
𝑉𝑠𝑎𝑙
+ − 𝑉𝑠𝑎𝑙
−
𝑉𝐻
 (21) 
 
𝑚 =
2𝑛𝑉𝑅𝐸𝐹
𝑉𝑠𝑎𝑙
+ + 𝑉𝑠𝑎𝑙
− + 2𝑛𝑉𝐶
 (22) 
 
De esta forma, conociendo los voltajes de saturación 𝑉𝑠𝑎𝑙
+ 
y 𝑉𝑠𝑎𝑙
− y los voltajes deseados de histéresis (𝑉𝐻) y voltaje central 
(𝑉𝐶), se calculan los factores n y m. 
 
 
Figura 6: Respuesta del comparador del nivel de voltaje 
no inversor con histéresis configurable en los voltajes 
central y de histéresis. 
12/06/2022 
III. DESARROLLO Y RESULTADOS 
Para facilitar la realización de los tres detectores de nivel de 
voltaje revisados en la sección anterior, ajustaremos los voltajes 
de alimentación del comparador de voltaje para que se cumpla 
la condición: 𝑉𝑠𝑎𝑙
+ = −𝑉𝑠𝑎𝑙
− = 𝑉𝑠𝑎𝑙 . Este proceso se realizará 
considerando una resistencia de polarización (𝑅𝑝𝑢𝑙𝑙−𝑢𝑝) para el 
colector abierto del comparador de 2,2kΩ, como se muestra en 
la Figura 7. 
Figura 7: Configuración para ajustar 𝑉𝐶𝐶 y 𝑉𝐸𝐸 para obtener 
𝑉𝑠𝑎𝑙
+ = −𝑉𝑠𝑎𝑙
− = 𝑉𝑠𝑎𝑙 . 
 
A. Parte I: Detector de nivel de voltaje no inversor con 
histéresis: 
Realizar un detector de nivel de voltaje no inversor que cumpla 
con los parámetros de diseños especificados en la Tabla 1: 
 
 
Detector de nivel de voltaje no inversor 
𝑽𝒔𝒂𝒍 
𝑉𝑠𝑎𝑙
− -10V 
𝑉𝑠𝑎𝑙
+ +10V 
𝑽𝑯 1.0V 
𝑽𝑪 5.0V 
n 2(
𝑽𝒔𝒂𝒍
𝑽𝑯
) 
𝑽𝑹𝑬𝑭 𝑉𝑪 (
𝒏
𝒏 + 𝟏
) 
Tabla 1: Parámetros de diseño del detector de nivel de voltaje 
no inversor. 
 
B. Parte II: Detector de nivel de voltaje inversor con 
histéresis. 
Realizar un detector de voltaje inversor que cumpla con los 
parámetros de diseños especificados en la Tabla 2: 
 
Detector de nivel de voltaje no inversor 
𝑽𝒔𝒂𝒍 
𝑉𝑠𝑎𝑙
− -10V 
𝑉𝑠𝑎𝑙
+ +10V 
𝑽𝑯 1.0V 
𝑽𝑪 5.0V 
n 2(
𝑽𝒔𝒂𝒍
𝑽𝑯
) − 𝟏 
𝑽𝑹𝑬𝑭 𝑉𝑪 (
𝒏 + 𝟏
𝒏
) 
Tabla 2: Parámetros de diseño del detector de nivel de voltaje 
inversor 
 
C. Parte III: Detector de nivel de voltaje configurable en los 
niveles de voltaje de histéresis y voltaje central: 
Realizar un detector de nivel de voltaje no inversor 
configurable independientemente a través de los factores n y m 
que cumpla con los parámetros de diseños especificados en la 
Tabla 3. 
 
Detector de nivel de voltaje no inversor 
𝑽𝒔𝒂𝒍 
𝑉𝑠𝑎𝑙
− -10V 
𝑉𝑠𝑎𝑙
+ +10V 
𝑽𝑯 1.0V 
𝑽𝑪 5.0V 
n 2(
𝑽𝒔𝒂𝒍
𝑽𝑯
) − 𝟏 
m −
𝑉𝑹𝑬𝑭
𝑉𝑪
 
Tabla 3: Parámetros de diseño del detector de nivel de voltaje 
inversor. 
 
De acuerdo con las tablas anteriores, realizaremos los cálculos 
correspondientes para observar su possible comportamiento, 
para luego poder simularlo y llegar a un acuerdo de que se 
realizaron bien los cálculos: 
 
 
A. Parte I: Dectector de nivel de voltaje no inversor con 
histéresis: 
 
 
Detector de nivel de voltaje no inversor 
𝑉𝑠𝑎𝑡 𝑉𝑠𝑎𝑡
− −10𝑉 
𝑉𝑠𝑎𝑡
+ +10𝑉 
𝑉𝐻 1.0𝑉 
𝑉𝐶 5.0𝑉 
𝑛 
2 (
𝑉𝑠𝑎𝑡
𝑉𝐻
) = 2 (
10𝑉
1.0𝑉
) = 20 
𝑉𝑅𝐸𝐹 𝑉𝐶 (
𝑛
𝑛 + 1
) = 5.0 (
20
20 + 1
) = 4.7619 
Tabla 1: Parámetros de diseño del detector de nivel de voltaje 
no inversor. 
 
Circuito 1: Detector de nivel de voltaje no inversor histéresis. 
 
Señal 1: Detector de nivel de voltaje no inversor histéresis. 
 
 
 
 
B. Parte II: Detector de nivel de voltaje inversor con 
histéresis: 
 
Detector de nivel de voltaje no inversor 
𝑉𝑠𝑎𝑡 𝑉𝑠𝑎𝑡
− −10𝑉 
𝑉𝑠𝑎𝑡
+ +10𝑉 
𝑉𝐻 1.0𝑉 
𝑉𝐶 5.0𝑉 
𝑛 
2 (
𝑉𝑠𝑎𝑡
𝑉𝐻
) − 1 = 2 (
10𝑉
1.0𝑉
) − 1 = 19 
𝑉𝑅𝐸𝐹 𝑉𝐶 (
𝑛 + 1
𝑛
) = 5 (
19 + 1
19
) = 5.2631 
Tabla 2: Parámetros de diseño del detector de nivel de voltaje 
inversor. 
 
Circuito 2: Detector de nivel de voltaje inversor histéresis. 
 
 
Señal 2: Detector de nivel de voltaje inversor histéresis. 
 
Una característica de esta Señal 2 es que la señal de salida es 
inversora lo cual oscila con un voltaje negativo, esto pasa 
cuando la señal va subiendo y y la señal de entrada (voltaje) es 
bajo. 
C. Parte III: Dectector de nivel de voltaje configurable en los 
niveles de voltaje de histéresis y voltaje central: 
 
Detector de nivel de voltaje no inversor 
𝑉𝑠𝑎𝑡 𝑉𝑠𝑎𝑡
− −10𝑉 
𝑉𝑠𝑎𝑡
+ +10𝑉 
𝑉𝐻 1.0𝑉 
𝑉𝐶 5.0𝑉 
𝑛 
2 (
𝑉𝑠𝑎𝑡
𝑉𝐻
) − 1 = 2 (
10𝑉
1.0𝑉
) − 1 = 19 
𝑚 
−
𝑉𝑅𝐸𝐹
𝑉𝐶
= −
(−10)
5
= 2 
Tabla 3: Parámetros de diseño del detector de nivel de voltaje 
configurable. 
 
 
Circuito 3: Detector de nivel de voltaje configurable. 
Señal 3: Detector de nivel de voltaje configurable. 
 
En el caso de esta señal, podemos mencionar que la señal de 
salida (voltaje) está haciendo cambios de 10V y – 10V como lo 
tenemos en nuestras tablas. 
CONCLUSIÓN 
 Al termino de esta práctica se estuvo realizando diversas 
configuraciones con la histéresis de la cual podemos mencionar 
una característica importante de la cual la salida del amplificador 
operacional oscila entre los dos estados de saturación posibles, 
+Vcc y -Vcc, asumiendo que se activa el disparar dependiendo 
la configuración utilizada. 
Desarrollarlo en simulación hace que la práctica sea más sencilla 
porque podemos ver que los cálculos que habíamos hecho de 
acuerdo para el circuito, son los correctos y esperados al 
observar las señales obtenidas, de las cuales entendimos su 
comportamiento ideal. 
REFERENCIAS 
[1] J. Kemmerly y W. Hayt, Engineering Circuit Analysis, 6a ed. McGraw-
Hill Publishing Co., 2001. 
[2] Instruments, T. (1977, February). TL08xx FET-Input Operational 
Amplifiers SLOS081M datasheet.[Online]. Available: 
https://www.ti.com/lit/ds/symlink/tl082.pdf?ts=1647779707446. 
[3] John C C Nelson,Operational Amplifier Circuits: Analysis and Design, 
Butterworth-HeinemannEd., 1995. 
[4] Robert F Coughlin & Frederick F Driscoll,Amplificadores Operacionales 
y Circuitos Integra-dos Lineales, 4taEd., Prentice-Hall, 1993. 
[5] Sergio Franco, Design with Operational Amplifiers and Analog 
Integrate 
[6] J. V. Wait, L.P. Huelsman, and G.A. Korn. Introduction to Operational 
Amplifier Theory and Aplications. New York. Mc -Graw Hill Book 
Company, 
[7] .J Huijsing, Operational Amplifiers. Springer, 2011. 
 
https://www.ti.com/lit/ds/symlink/tl082.pdf?ts=1647779707446