Combinacionales estandares,Aritmeticos,De transferencia de datos, De codificacion

Vista previa del material en texto

U3 – CIRCUITOS LÓGICOS
C
on
te
ni
do
• Martínez S. L. “PRINCIPIOS DIGITALES Y CIRCUITOS 
LÓGICOS”. Editorial UNJU. Argentina. © 2010.
• Morris Mano M. “ARQUITECTURA DE COMPUTADORAS”. 
Editorial Pearson Educación. México. © 1993.
• Wakerly J. F. “DISEÑO DIGITAL. PRINCIPIOS Y PRÁCTICAS”. 
Editorial Prentice-Hall. Méjico. © 2001. 
• Combinacionales estándares.
• Aritméticos.
• De transferencia de datos.
• De codificación.
Técnicas y Estructuras Digitales - 2019
Profesores: Ing. Sergio L. Martínez - Ing. Víctor Sánchez R.
UNIDAD 3/2
 COMBINACIONALES ESTÁNDARES
B
ibliografía
U3 – CIRCUITOS LÓGICOS
2
CIRCUITOS LÓGICOS
Concepto
Los circuitos lógicos, también conocidos como logigramas, 
constituyen otra forma equivalente de representación de una 
función lógica.
Se puede considerar como la representación gráfica de los 
operadores lógicos (compuertas), que relacionan a las variables 
lógicas que se representan a través de las líneas de interconexión.
Circuito 
representativo
de
F
A
B
C C
A+B
(A+B) o C+
V
ar
. d
e 
en
tr
ad
a
(i
nd
ep
en
di
en
te
s)
 F(A,B,C)
 =
(A +B) (C)
Var. de salida
(dependiente)Operadores
flujo de datos
(unidireccional)
U3 – CIRCUITOS LÓGICOS
3
COMBINACIONALES ESTÁNDARES
Concepto
Son 
estructuras 
combina-
cionales 
de uso 
frecuente y 
muy 
difundido, 
por lo que 
existen 
disponibles 
comer-
cialmente 
como 
circuitos 
integrados 
listos para 
ser 
utilizados. 
Semisumador
Sumadores Sumador total
Sumador BCD
Aritméticos Restadores
Sumador / restador por complemento
Unidad Aritmético-lógica
Otras operaciones
Multiplexores
De transferencia Demultiplexores
C
 


 






omparadores
Sin prioridad
Codificadores Con prioridad a mayor
Con prioridad a menor
No excitadores
7 segmentos
De codificación Decodificadores
Excitadores 14 segmentos
Matríz de puntos
Conve













 

 
rsores de código






















 
 
 
 
 
 
 
 







 
U3 – CIRCUITOS LÓGICOS
4
COMBINACIONALES ESTÁNDARES
Aritméticos
S = A  B
C = A . B
-1S = A B C 
C0 = A.B + B.C-1 + A.C-1 
Semisumador Sumador total
U3 – CIRCUITOS LÓGICOS
5
COMBINACIONALES ESTÁNDARES
Aritméticos
Sumador de 2 bits
C1
C0
S0
C0
X0Y0X1Y1
S1
SUMADOR
TOTAL
SEMI-
SUMADOR
Sumador de
n bits
U3 – CIRCUITOS LÓGICOS
6
COMBINACIONALES ESTÁNDARES
Aritméticos
Sumador BCD
Resultado en un dígito 
U3 – CIRCUITOS LÓGICOS
7
COMBINACIONALES ESTÁNDARES
Aritméticos
Sumador/Restador por complemento
Suma  N1 + N2
Resta  N1 + (– N2)
U3 – CIRCUITOS LÓGICOS
8
COMBINACIONALES ESTÁNDARES
Aritméticos
Unidad aritmético-lógica
A
B
ST
C-1
A
B
S
C0
T
T
T
T
T
DCDX
C-1
C0
Z
S 0S 1
DECODIFICADOR
ENTRADAS
ENTRADA DE
ARRASTRE
SALIDA
SALIDA DE
ARRASTRE
1
2
3
4
ALU 8 bits
ALU 1 bit
U3 – CIRCUITOS LÓGICOS
9
COMBINACIONALES ESTÁNDARES
De transferencia - Multiplexor
n entradas x 1 canal
Un multiplexor puede definirse como un circuito lógico 
combinacional de varias entradas y una salida de tal 
forma que es posible transferir una de las entradas a la 
salida mediante una codificación adecuada.
4 entradas x 3 canales
analogía 
eléctrica
U3 – CIRCUITOS LÓGICOS
10
COMBINACIONALES ESTÁNDARES
De transferencia - Multiplexor
Ejemplo: Multiplexor de 2x1
MPX
2 x 1
E1
E2
S
Z Z = E1 .+ E2 . S 
U3 – CIRCUITOS LÓGICOS
11
COMBINACIONALES ESTÁNDARES
De transferencia - Multiplexor
Ejemplo: Multiplexor de 3x2
MPX
3 x 2
A1
A2
Z1
Z2
Canal A
Canal C
Canal B
B1
B2
C1
C2
S1 S2
MPX
3 x 1
A1
Z1B1
C1
S1 S2
MPX
3 x 1
A2
Z2B2
C2
S1 S2
S 1
S 2
A 1 A 2
Z 1 Z 2
B 1 B 2 C 1 C 2
S2S1
Asociación de MPX
con canales unitarios
U3 – CIRCUITOS LÓGICOS
12
COMBINACIONALES ESTÁNDARES
De transferencia - Demultiplexor
analogía eléctrica
Es un circuito combinacional de una entrada y varias 
salidas, que pueden transferir la entrada a una de las 
salidas, mediante una codificación adecuada. 
N salidas x 1 bit
(por canal)
ENTRADA SALIDAS
N x 1
U3 – CIRCUITOS LÓGICOS
13
COMBINACIONALES ESTÁNDARES
De transferencia - Demultiplexor
Ejemplo: Demultiplexor de 4x1 – Código binario natural
La síntesis directa es simple. Tantas 
AND como salidas. A cada AND ingresa 
la entrada E y las líneas de selección 
codificadas.
U3 – CIRCUITOS LÓGICOS
14
COMBINACIONALES ESTÁNDARES
De transferencia - Comparador
Circuito combinacional de 2 x n entradas y una salida, tal 
que produce 1 cuando las dos palabras binarias de n bits 
son iguales.
A1
An
B1
Bn
Z
Comparador
n bitsBloque genérico
La estructura se puede ampliar para comparar más de dos 
palabras. La comparación también puede ser a mayor o a 
menor.
U3 – CIRCUITOS LÓGICOS
15
COMBINACIONALES ESTÁNDARES
De transferencia - Comparador
Ejemplo: Comparador 
de 4 bits.
A1
A4
A3
A2
B4
B3
B2
B1
A=B
U3 – CIRCUITOS LÓGICOS
16
COMBINACIONALES ESTÁNDARES
De transferencia - Comparador
Circuito implementado sobre Simulink de Matlab.
Comparador 4 bits
U3 – CIRCUITOS LÓGICOS
17
COMBINACIONALES ESTÁNDARES
De codificación - Codificador
Son circuitos combinacionales de m entradas y n salidas, 
que al recibir por las entradas un dato no codificado (ej. 
código posicional), produce a la salida el equivalente 
binario codificado.
CDX
E1 E2 Em
Z1 Z2 Zn
Bloque
genérico
Sin prioridad
Codificadores Con prioridad a 
Con prioridad a menor
mayor





Código posicional decimal (1 de 10)
Código posicional octal (1 de 8)
U3 – CIRCUITOS LÓGICOS
18
COMBINACIONALES ESTÁNDARES
De codificación - Codificador
Diagrama
en bloque
Codificador 
sin prioridad
cuaternario a 
binario natural
Ejemplo: Codificador sin prioridad de cuaternario (2,4)ss
 a binario natural
E3 E2 E1 E0
Z1 Z0
Tabla de verdad
Circuito
CDX
410 a 22
U3 – CIRCUITOS LÓGICOS
19
COMBINACIONALES ESTÁNDARES
De codificación - Codificador
Prioridad a mayor
Ejemplo: Codificador de cuaternario
(2,4)ss a binario natural con prioridad
Tablas de verdad
X = 0 ó 1
Prioridad a menor
U3 – CIRCUITOS LÓGICOS
20
COMBINACIONALES ESTÁNDARES
De codificación - Decodificador
Son circuitos combinacionales de n líneas de entradas y m 
líneas de salida, que al recibir una secuencia binaria en 
código preestablecido, produce a la salida un valor 
equivalente sin codificar (código posicional).
Genérico
No excitadores
U3 – CIRCUITOS LÓGICOS
21
COMBINACIONALES ESTÁNDARES
De codificación - Decodificador
Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z7 Z8 Z9
A DCB
D C D X
BCD - DECIMAL
E N T R A D A S B C D
S A L I D A S D E C I M A L
Z0 Z9Z8Z7Z6Z5Z4Z3Z2Z1
A DCB
ENTRADAS BCD
SALIDAS DECIMAL
Ejemplo: Decodificador
BCD natural a decimal
no excitador.
U3 – CIRCUITOS LÓGICOS
22
COMBINACIONALES ESTÁNDARES
Para codificación - Decodificador
Ejemplo: Decodificador excitador 
a 7 segmentos
Ver T.V. en Martínez, 2010
Otros displays
14 
segmentos
16 
segmentos
alfa-
numérico
matriz de 
puntos
7 segmentos
U3 – CIRCUITOS LÓGICOS
23
COMBINACIONALES ESTÁNDARES
De codificación – Conversor de código
El conversor de código puede verse como la asociación 
de un decodificador y un codificador.
El diseño se realiza directamente desde el código 1 
(como entrada) al código 2 (como salida).
U3 – CIRCUITOS LÓGICOS
24/29
COMBINACIONALES ESTÁNDARES
De codificación – Conversor de código
Ejemplo: Conversor 
de código de BCD 
2 de 5 a BCD 2 de 7.