Tarea13_VLSI_TGJL

Vista previa del material en texto

Universidad Nacional Autónoma de México
Facultad de Ingeniería
Diseño Digital VLSI
Grupo: 05 - Semestre: 2023-1
Tarea 13:
Contador Flip Flop JK.
Fecha de entrega: 06/10/2022
Profesora:
M.I. Elizabeth Fonseca Chávez
Alumno:
Téllez González Jorge Luis
Facultad de Ingeniería Diseño Digital VLSI______________________________________________________________________________________________________________
Introducción
En la siguiente tarea se mostrará el ejercicio realizado por imitación correspondiente al 6.6
que aborda la implementación de una máquina de estado Moore con Flip-Flops JK.
Posteriormente, se realizará un contador con JK ascendente de 3 bits junto con el método
funcional.
Desarrollo
Ejercicio 6.6
Implemente una máquina de estado Moore con Flip-Flop de tipo JK con la secuencia de
estados del ejercicio 6.3.
Retomando la tabla de estados, se tiene lo siguiente:
Estado E E+1
Q1Q0 Q1+Q0+
e0 00 01
e1 01 10
e2 10 11
e3 11 00
Empleado como guía la tabla a) proporcionada, se genera la tabla b), donde se veri�ca si los
valores J, K quedan estáticos para cierta combinación, o bien, varían con respecto a Q1Q0.
Q Q+1 J K
0 0 0 X
0 1 1 X
1 0 X 1
1 1 X 0
2
Facultad de Ingeniería Diseño Digital VLSI______________________________________________________________________________________________________________
Posteriormente, se realiza la tabla de transición con JK realizando una comparación bit por
bit. Para Q1 y Q1+, la salida estará en J1K1, y para Q0, Q0+ estará en J0K0.
Estado E E+1
JK
Q1Q0 Q1+Q0+ J1K1 J0K0
e0 00 01 0 X 1 X
e1 01 10 1 X X 1
e2 10 11 X 0 1 X
e3 11 00 X 1 X 1
Tras realizar por imitación el ejercicio, se obtienen los siguiente resultados en la simulación:
Figura 1. Entradas y salidas de la simulación. SQ0 y SQ1 se dejan sin valor de�nido.
3
Facultad de Ingeniería Diseño Digital VLSI______________________________________________________________________________________________________________
Figura 2. Salida obtenida del Flip-Flop JK, donde se muestra el contador con su valores en rojo para cada bit.
Contador JK ascendente de 3 bits
Para realizar este ejercicio en primer lugar es necesario replantear la tabla de transición como
se realizó en la tarea anterior:
4
Facultad de Ingeniería Diseño Digital VLSI______________________________________________________________________________________________________________
Estado E E+1
e0 000 010
e1 001 010
e2 010 011
e3 011 100
e4 100 101
e5 101 110
e6 110 111
e7 111 000
A partir de lo anterior, se usa la expresión siguiente para calcular la cantidad de Flip-Flops a
usar:
= 3𝐸
𝑡𝑜𝑡𝑎𝑙
= 𝑙𝑜𝑔
2
8
Por lo tanto, se utilizarán 3 �ip -�ops JK para implementar nuestro contador de 3
bits. Con lo anterior, se retoma nuevamente la tabla de transición en �ip-�ips JK abordada
previamente para empezar a calcular las transiciones para cada uno de los �ip-�ops
realizando comparaciones bit por bit.
Q Q+1 J K
0 0 0 X
0 1 1 X
1 0 X 1
1 1 X 0
5
Facultad de Ingeniería Diseño Digital VLSI______________________________________________________________________________________________________________
Estado E E+1
JK
Q2 Q1 Q0 Q2+Q1+Q0+ J2K2 J1K1 J0K0
e0 000 001 0 X 0 X 1 X
e1 001 010 0 X 1 X X 1
e2 010 011 0 X X 0 1 X
e3 011 100 1 X X 1 X 1
e4 100 101 X 0 0 X 1 X
e5 101 110 X 0 1 X X 1
e6 110 111 X 0 X 0 1 X
e7 111 000 X 1 X 1 X 1
Con la tabla anterior, ahora se procede a realizar los respectivos mapas de Karnaugh para
reducir términos de la siguiente forma:
𝐽
2
 = 𝑄
1
𝑄
0
 
𝐾
2
 = 𝑄
1
𝑄
0
 
6
Facultad de Ingeniería Diseño Digital VLSI______________________________________________________________________________________________________________
𝐽
1
 = 𝑄
0
 
𝐾
1
 = 𝑄
0
 
𝐽
0
 = 𝑄
0
 
𝐾
0
 = 𝑄
0
 
7
Facultad de Ingeniería Diseño Digital VLSI______________________________________________________________________________________________________________
Una vez que ya tenemos las expresiones para cada elemento a declarar, se procede a
modi�car el código del ejercicio 6.6 para incluir el bit adicional junto con las expresiones
obtenidas con los mapas de Karnaugh.
Para esto, en primer lugar se añaden las señales adicionales para k2, j2 y q2.
Posteriormente, se modi�can las declaraciones para j2, k2, j1, k1 y j0, k0 con base en las
expresiones obtenidas. Finalmente, se añade un top adicional que envía las nuevas señales
declaradas a mi�ipjk.vhd y, por último, se asigna a sq2 el valor de q2.
Figura 3. Modi�caciones realizadas para implementar un contador de 3 bits con tres �ip-�ops JK.
Figura 4. Código del Flip-Flop JK. No se le realizan modi�caciones.
8
Facultad de Ingeniería Diseño Digital VLSI______________________________________________________________________________________________________________
Figura 5. Diagrama RTL del contador de 3 bits con Flip-Flops JK.
Con lo anterior, se procede a similar con el reloj con�gurado a un C.T. de 50%.
Figura 6. Entradas y salidas a la simulación. Nótese que no se de�nen sq0, sq1 y sq2.
9
Facultad de Ingeniería Diseño Digital VLSI______________________________________________________________________________________________________________
Figura 7. Salida de la simulación, donde se observa que el resultado es el esperado (conteo del 0 al 7 binario
ascendente que se repite).
10
Facultad de Ingeniería Diseño Digital VLSI______________________________________________________________________________________________________________
Contador ascendente de 4 bits
Para realizar este ejercicio se empleará el proyecto conta del ejercicio 6.4 propuesto en la
tarea anterior. Ahora, el contador deberá de ir desde el 0 binario hasta el 15 (0000 a 1111).
Con el �n de lograr lo anterior, los estados Moore de salidas se aumentan a 3 downto 0 y
de igual forma se aumenta el tamaño del subtipo state y se añade una posición a la
izquierda a los estados (que ahora serán 16 en total).
Figura 8. Incremento en la dimensión de los estados.
Figura 9. De�nición de las transiciones con los nuevos estados.
11
Facultad de Ingeniería Diseño Digital VLSI______________________________________________________________________________________________________________
Figura 10. Diagrama RTL del contador de 4 bits.
Por último, se simula con el reloj a un C.T del 50% y se veri�ca que el contador funciona de
forma adecuada:
Figura 11. Entrada al simulador.
Figura 12. Salida obtenida, donde se comprueba el correcto conteo del 0 al 15 binario.
Conclusiones
Por medio del trabajo realizado me fue posible comprender de mejor forma el
funcionamiento de los Flip-Flops JK; un tema que revisé en mi curso de DDM pero que no
logré asimilar del todo. Con el ejercicio realizado, puse en práctica el planteamiento de una
12
Facultad de IngenieríaDiseño Digital VLSI______________________________________________________________________________________________________________
tabla de transición con JKs, la cual requiere comparaciones minuciosas bit por bit para
realizar la tabla y, posteriormente, minimizar términos con Karnaugh.
En comparación con los Flip-Flops D, el método con JKs es un tanto más laborioso
en el sentido teórico por la necesidad de realizar varias reducciones, sin embargo, su
implementación en código es más sencilla en comparación; sin llegar al mismo nivel del
método funcional que, a mi consideración, es el más intuitivo de comprender e
implementar.
Referencias
Berríos, J.C. (s.f.). JK Flip Flop: ¿Qué es? (Tabla de verdad y diagrama de tiempos).
Consultado el 6 de octubre de 2022 desde: https://telcom.jaol.net/�ip-�op-jk/
13
https://telcom.jaol.net/flip-flop-jk/