Uso Básico do Software ISE XILINX

Vista previa del material en texto

Introducción
Este es un pequeño manual donde se mostrará el uso básico del software ISE XILINX. Esta ID nos ayuda a desarrollar e implementar programas para FPGAS, CPLDS y demás circuitos que soporten programación en lenguaje VHDL o HDL. Esto se puede lograr a través de programación en código o de manera gráfica. Durante este pequeño manual nos basaremos en las prácticas de laboratorio de diseño de sistemas digitales impartido en la Facultad de Ingeniería de la UNAM. 
En el manual se enseñará el uso básico de ISE, sin embargo no se mostrarán conceptos de programación ni conceptos de diseño digital, si se busca entender completamente el contenido del manual tendrá que copnsultar un manual del lenguaje de programación HDL y el temario de la asignatura Diseño de Sistemas Digitales. 
http://www.ingenieria.unam.mx/paginas/Carreras/planes2010/Computacion/05/diseno_de_sistemas_digitales.pdf
Para hacer un desarrollo en ise xilinx, en primera instancia se debe abrir un nuevo proyecto. El programa por default nos hace una carpeta para guardar los proyectos, sin embargo esta puede ser elegida a voluntad. Solo para la primer práctica esto se hará paso a paso y de forma detallada. En las siguientes prácticas solo se hará mención del proceso y se realizará. 
Practica 2 Laboratorio de Diseño de Sistemas Digitales. Facultad de Ingeniería, UNAM.
Como primer paso se debe iniciar el software ISE y crear un nuevo proyecto esto se hará del siguiente modo:
Clic en File> new proyect y se desplegará una ventana como la siguiente:
Como se puede apreciar en el campo de escritura de la derecha nos muestra una dirección de directorio donde se guardará nuestro proyecto, podemos dejar la que el programa nos dará por default o modificar esta dirección por alguna de preferencia. En el otro campo se insertará el campo del proyecto. En este caso escribiremos “Practica_2” y posteriormente dar clic en NEXT. 
El software desplegará otra ventana donde se deben elegir los datos de nuestro FPGA o CPDL en cuestión en este caso erigiré los de una tarjeta BASYS2 (cuadro de la izquierda) en el caso del laboratorio se elegirán los del cuadro de la derecha, ya que se utiliza una SPARTAN3.
 
Al dar clic nuevamente e Next la ventana cambiará nuevamente y daremos clic en el botón “New Sourse” la cual desplegará una nueva ventana como la siguiente.
En el campo de escritura llamado “File Name” escribiremos el nombre de nuestro archivo. En el lado izquierdo de la ventana aparece una lista de opciones de archivo para este caso seleccionaremos Schematic que será la forma en la que construiremos el diseño de nuestra primer practica. Damos clic en NEXT.
Esta acción nos dará como resultado la ventana anterior pero con un campo lleno, este será el archivo que anteriormente creamos. Daremos clic en NEXT hasta que nos salga el botón FINISH.
Se desplegará la siguiente pantalla, en la cual daremos clic en Symbols para iniciar nuestro diseño.
Se cambiará la ventana y nos mostrará el menú de símbolos donde elegiremos nuestros símbolos para hacer el diseño de nuestro elevador. En este caso lo haremos con compuertas básicas y armaremos las 5 funciones. Este menú cuenta con un campo de búsqueda para ubicar más fácilmente los símbolos a utilizar durante el diseño. En el caso de nuestra captura se puede destacar que buscamos una AND. Y no es necesario escribir la palabra completa para que el buscador nos muestre resultados.
En la parte superior de la pantalla también existen una serie de herramientas útiles para el diseño de las cuales las más socorridas es son las que están encerradas en un círculo. La roja sirve para unir componentes hace la función de “cable”. El otro sirve para etiquetar entradas y salidas.
Una vez que terminemos nuestro diseño del circuito con las 5 funciones, procederemos a verificar sintaxis para posteriormente simularlo.
Para checar la sintaxis, debemos hacer tres pasos. El primero es volver al menú Sources que cambiamos a symbols. El siguiente paso es dar clic en la pestaña Processes. El tercer paso es dar doble clic en Synthesize verificando que en la lista de la ventana donde se dio clic en el botón sources, esté seleccionada la fuente a checar sintaxis, en este caso solo hay una en lista porque solo ternemos una. Este proceso puede tardar unos segundos si no nos lanza ningún tipo de error procederemos a hacer la simulación.
Para realizar la simulación es necesario agregar una nueva fuente a nuestro proyecto y esto se hace dando clic con el botón secundario sobre el icono de nuestro FPGA y posteriormente en new source.
Una vez que demos clic en New Source nos aparecerá la ventana en la que creamos nuestro archivo Schematic, la diferencia es que esta vez tendremos que seleccionar “Test Bench WaveForm” el nombre será de la misma manera al anterior el que convenga, pero en mi opinión es recomendable llamarlo simulación. Al dar clic en Next nos enlistara las fuentes que tengamos en el proyecto, esto con el fin de poder simular de forma independiente cada componente. En este caso solo tenemos uno así que daremos clic en Next de nuevo y finalizar.
Se nos desplegará la ventana anterior donde tendremos que verificar 2 cosas, la primera es que en el apartado “Clock Information” esté selecciona la opción “Combinatorial” y la segunda es poner el apartado “Initial Length of Test Bench” en 10,000 ns. Una vez hecho esto podemos dar clic en finalizar.
Para continuar con la simulación será necesario dar clic en la parte superior del menú mostrado en parte de arriba y cambiar de Synthesis/implemetation a Behavioral Simulation esto nos permitirá ver el archivo test bench que creamos anteriormente. Y poder insertar una serie de valores para las entradas y poder generar la simulación.
Ubicando su archivo de simulación debe dar doble clic sobre él y le abrirá lo que se encuentra en el lado derecho. Para el caso de la imagen de arriba ya tiene los valores ingresados, en primera instancia aparecerá con las líneas de valores en bajo.
La forma para ingresar los valores puede ser manual dando clic en las líneas, pero puede hacerse de una segunda forma que es mucho más rápida. Esto es dando doble clic sobre la línea de A (al principio de la línea) se desplegará el siguiente menú.
Damos clic en Pattern Wizard
Seleccionaremos Toggle en Pattern type, el numero de ciclos se llenará según se necesite. Es recomendable que se coloque como valor inicial 0 y en other value 1. Toggle Every nos servirá para indicar cuantos pulsos de reloj serán necesarios para que haya un cambio en nuestra variable de alto a bajo o viceversa. Por último damos clic en OK. Repetimos el proceso para cada una de las variables de entrada A, B y C.
El siguiente paso será propiamente simular, para esto se deben seguir el siguiente procedimiento debemos seleccionar nuestro archivo que es el que está encerrado con un ovalo negro, debemos seleccionar en el menú inferior Processes (ovalo rojo) y damos doble clic en Simulate Behavioral Model (ovalo azul).
El proceso puede tardar unos minutos dependiendo de la extensión de la simulación al finalizar nos arrojará sus resultados de la siguiente manera.
De estar correcto nuestro diseño, la simulación lanzará nuestra tabla de verdad utilizada para el diseño que se encuentra en el previo de la práctica, así que el último paso será comparar la simulación con la tabla.
Practica 4 Laboratorio Diseño de Sistemas Digitales. Facultad de Ingeniería, UNAM
image4.png
image5.png
image6.png
image7.png
image8.png
image9.png
image10.png
image11.png
image12.png
image13.png
image14.png
image15.png
image16.png
image17.png
image18.png
image19.jpeg
image20.jpeg
image1.jpeg
image2.png
image3.png