examen - Hector Campos

Vista previa del material en texto

PRIMER EXAMEN PARCIAL 
 
08 DE OCTUBRE DE 2020 
 
 
Hector Campos Serna 
Código. 215646659 
SSPA D-11 
Maestro: Martin García Hernández 
1. Para el circuito digital de la Figura 3 
a) De su ecuación de salida [5] Respuesta: A´C+ A´B+ AB´C+ BC 
 
 
 
 
 
 
 
 
 
 
 
 
 
b) Reduzca mediante Algebra de Boole [10] 
A´C+ A´B + AB´C+ BC 
A´C+A´B+C(AB´+B) 
A´C+A´B+C(A+B) 
A´C+A´B+AC+BC 
C(A+A´)+A´B+BC 
C+A´B+BC 
A´B+C 
 
 
c) Dibuje el circuito simplificado [5] 
 
 
 
 
 
 
A´ 
B´ 
A´C 
A´B 
AB´C 
BC 
A´C+ A´B+ AB´C+ BC 
 
 
 
 
 
2. Del circuito digital de la figura 2: 
 
a. Escriba su tabla de verdad [5] 
 
 
 
 
 
 
 
 
 
 
 
(ABC+A´C)D 
ABCD +A´BB´CD 
ABCD+A´BCD+A´B´CD 
1111+0111+0011 
 
 
 
 
 
A´ 
A´C 
BC 
ABC 
ABC+A´C 
(ABC+A´C)D 
 
Tabla de verdad. Figura 2 
 
 
 
 
 
 
 
 
 
 
b. Reduzca mediante método de mapas [10] 
 
 
 
 
 
 
 A´CD+ABCD 
 
c. Dibuje el circuito simplificado [5] 
 
 
 
 
 
 
 
 
A B C D S 
0 0 0 0 0 
0 0 0 1 0 
0 0 1 0 0 
0 0 1 1 1 
0 1 0 0 0 
0 1 0 1 0 
0 1 1 0 0 
0 1 1 1 1 
1 0 0 0 0 
1 0 0 1 0 
1 0 1 0 0 
1 0 1 1 0 
1 1 0 0 0 
1 1 0 1 0 
1 1 1 0 0 
1 1 1 1 1 
 CD 
 s 00 01 11 10 
 00 0 0 
1 0 
AB 01 0 0 1 0 
 11 0 0 1 0 
 10 0 0 0 0 
 
3. Usted aún no termina su universidad, cuando AMD e INTEL pelean por tenerlo 
dentro de su planta de investigadores diseñadores, al fin se decide por integrarse a 
Intel GDL para no viajar a Alemania y abandonar a su novix. Al unirse al equipo de 
diseño se encuentra con el prototipo de un procesador secreto minúsculo cuyo 
diagrama a bloques es el de la figura 3. En su primera reunión, su mánager le pinta 
de rojo la sección en la que trabajara. Si sabe que la arquitectura del procesador es de 
2 bits y a usted se le asigna el módulo SUMA: [60] 
d) Realice el diseño para el sumador de dos bits (Tabla de verdad) [10] 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
e) Realice la simplificación del circuito mediante algún método de reducción [10] 
 
 
 AC+ABD+BCD
 
 
A B C D S1 S2 S3 
0 0 0 0 0 0 0 
0 0 0 1 0 0 1 
0 0 1 0 0 1 0 
0 0 1 1 0 1 1 
0 1 0 0 0 0 1 
0 1 0 1 0 1 0 
0 1 1 0 0 1 1 
0 1 1 1 1 0 0 
1 0 0 0 0 1 0 
1 0 0 1 0 1 1 
1 0 1 0 1 0 0 
1 0 1 1 1 0 1 
1 1 0 0 0 1 1 
1 1 0 1 1 0 0 
1 1 1 0 1 0 1 
1 1 1 1 1 1 0 
 CD 
 
S1 00 01 11 10 
 00 0 0 
0 0 
AB 01 0 0 1 0 
 11 0 
1 1 1 
 10 0 0 1 1 
 
AB´C´+AC´D´+A´BC´D+ABCD+A´B´C+A´CD´ 
 
 
 
 
 
 
 
BD´+B´D 
 
 
f) Dibuje el circuito Digital [10] 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 CD 
 
s2 00 01 11 10 
 00 0 0 
1 1 
AB 01 0 1 0 1 
 11 
1 0 1 0 
 10 
1 1 0 0 
 CD 
 
s3 00 01 11 10 
 00 0 
1 1 0 
AB 01 1 0 0 1 
 11 1 0 0 1 
 10 0 1 1 0 
 
1 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
S1
1 
S1. Acercamiento de la salida 1 
 
S2 
S2. Acercamiento de salida 2 
 
 
 
 
 
 
 
 
g) Entregue el proyecto a su manager en una simulación y reciba un bono [30] 
 
Anexo el archivo examen. pdsprj 
 
S3 
S3. Acercamiento de la salida 3